Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "SPICE" wg kryterium: Temat


Wyświetlanie 1-2 z 2
Tytuł:
A versatile tool for extraction of MOSFETs parameters
Autorzy:
Tomaszewski, D.
Kociubiński, A.
Marczewski, J.
Kucharski, K.
Domański, K.
Grabiec, P.
Powiązania:
https://bibliotekanauki.pl/articles/308856.pdf
Data publikacji:
2005
Wydawca:
Instytut Łączności - Państwowy Instytut Badawczy
Tematy:
MOSFETs parameters
SPICE
least squares method
Opis:
Extraction of MOSFET parameters is a very important task for the purposes of MOS integrated circuits characterization and design. A versatile tool for the MOSFET parameter extraction has been developed in the Institute of Electron Technology (IET). It is used to monitor the technologies applied for fabrication of several groups of devices, e.g., CMOS ASICs, SOI pixel detectors. At present two SPICE MOSFET models (LEVEL = 1, 2) have been implemented in the extraction tool. The LEVEL = 3 model is currently being implemented. The tool combines different methods of parameter extraction based on local as well as global fitting of models to experimental data.
Źródło:
Journal of Telecommunications and Information Technology; 2005, 1; 129-134
1509-4553
1899-8852
Pojawia się w:
Journal of Telecommunications and Information Technology
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Analysis of a Simple Method of CMOS IC Design for Yield Optimization
Autorzy:
Tomaszewski, D.
Yakupov, M.
Powiązania:
https://bibliotekanauki.pl/articles/397989.pdf
Data publikacji:
2012
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
CMOS
projektowanie pod kątem zysku
funkcja gęstości prawdopodobieństwa
dystrybuanta
modelowanie statystyczne
BPV
symulacja SPICE
design centering
design for yield
probability density function
cumulative distribution function
statistical modeling
BPV method
SPICE simulation
Opis:
A simple approach for CMOS integrated circuit (IC) design taking into account a process variability and oriented towards optimization of a parametric yield has been presented. Its concept is based on cumulative distribution functions of random variables representing IC performances subject to process variations. In the method it has been assumed that CMOS process statistical data are expressed in terms of so-called process parameter distributions. Thus the design centering is done via layout parameter tuning. The approach relies on maximizing the probability that random variables corresponding to IC performances remain within the performance boundaries. Also, a methodology for statistical characterization of CMOS process has been briefly described. Finally, the method operation has been illustrated using analytical and SPICE models of CMOS inverter, operational amplifier and ring oscillator.
Źródło:
International Journal of Microelectronics and Computer Science; 2012, 3, 3; 81-87
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-2 z 2

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies