Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "L. A." wg kryterium: Autor

  Lista filtrów
Wyrównaj
Wyświetlanie 1-15 z 29
Tytuł:
Optimization of control unit based on construction of CPLD
Optymalizacja jednostki kontrolnej bazująca na budowie układów CPLD
Autorzy:
Barkalov, A.
Titarenko, L.
Smoliński, Ł.
Powiązania:
https://bibliotekanauki.pl/articles/156385.pdf
Data publikacji:
2012
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
CPLD
PAL
mikroprogram control unit
microprogram control unit
Opis:
The method of hardware reduction dedicated for a compositional microprogram control unit implemented in CPLD is proposed. The method is based on using more than one source of microinstruction address. Such an approach enables decreasing the number of logic blocks used for implementation of the controller in the target CPLD. The paper presents the conditions required to use the method and a calculation example of its application.
W artykule przedstawiona została metoda zmniejszenia powierzchni sterowników sprzętowych realizowanych w układach typu CPLD. Wprowadzono modyfikacje w strukturze sterownika, modyfikacje których głównym zadaniem jest redukcja liczby wykorzystanych elementów logicznych podczas implementacji sterownika w układach CPLD. Zaprezentowana została bazowa metodologia projektowa, dla której wprowadzono odpowiednie modyfikacje. Modyfikacje, które pozwalają zmniejszyć liczbę potrzebnych elementów logicznych wykorzystanych przy implementacji realizowanego sterownika. Przedstawione modyfikacje bazują na wykorzystaniu więcej niż jednego źródła danych przy wyznaczaniu kolejnego adresu mikroinstrukcji. W artykule przedstawiony został schemat logiczny dla zmodyfikowanej struktury sterownika. Zaprezentowano i omówiono warunki potrzebne do zastosowania zaprezentowanej metody oraz podano odpowiednie przykłady obliczeniowe. W artykule przedstawione zostały wyniki oraz wnioski z badań przeprowadzonych przez autorów.
Źródło:
Pomiary Automatyka Kontrola; 2012, R. 58, nr 1, 1; 93-96
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Minimization of Moore FSM on CPLD using PAL technology
Minimalizacja automatów Moorea przy użyciu technologii typu PAL
Autorzy:
Barkalov, A. A.
Titarenko, L.
Chmielewski, S.
Powiązania:
https://bibliotekanauki.pl/articles/154023.pdf
Data publikacji:
2009
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automat Moore'a
makrokomórka PAL
CPLD
wbudowany blok pamięci
GSA
Moore finite-state-machine
PAL macrocells
embedded memory blocks
Opis:
Method of decreasing of the number of PAL macrocells in logic circuit in Moore FSM is proposed. This method is based on the use of free outputs of embedded memory blocks to represent the code of the class of pseudoequivalent states. The proposed approach allows minimizing the hardware without decreasing of the digital system performance. An example of application of the proposed method is given.
Wzrost zużycia zasobów sprzętowych jest jednym z aktualnych problemów w logicznych układach jednostki sterującej. Specyficzną cechą układu PAL jest duża ilość wejść makrokomórek i ilość termów na makrokomórkę. Cechą automatów Moore'a jest istnienie pseudorównoważnych stanów i regularny charakter mikrooperacji, które daje się implementować z użyciem EMB (ang. Embedded Memory Blocks). W artykule proponowana jest metoda pozwalająca zmniejszyć wykorzystanie zużycia sprzętowego bez zmniejszania wydajności systemów cyfrowych, przy użyciu wyżej wspomnianych cech. Podany również jest przykład aplikacji zaproponowanego rozwiązania.
Źródło:
Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 675-677
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Decrease of the number of PAL macrocells for Moore FSM
Zmniejszenie zużycia makrokomórek PAL w automatach Moorea
Autorzy:
Barkalov, A. A.
Titarenko, L.
Chmielewski, S.
Powiązania:
https://bibliotekanauki.pl/articles/154321.pdf
Data publikacji:
2009
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automat Moore'a
PAL makrokomórka
CPLD
wbudowany blok pamięci
algorytmiczna maszyna stanów
Moore finite-state-machine
PAL macrocells
embedded memory blocks
algorithmic state machine
Opis:
Method of decrease in the number of PAL macrocells in logic circuit of Moore FSM is proposed. This method is based on the implementation of free outputs of embedded memory blocks to represent the code of the class of the pseudoequivalent states. The proposed approach allows minimizing hardware without decreasing of the digital system performance. An example of application of the proposed method is given.
Wzrost zużycia zasobów sprzętowych jest jednym z aktualnych problemów w logicznych układach jednostki sterującej. Specyficzną cechą układu PAL jest duża ilość wejść makrokomórek i ilość termów na makrokomórkę. Cechą automatów Moore'a jest istnienie pseudorównoważnych stanów i regularny charakter mikrooperacji, które daje się implementować z użyciem EMB (ang. Embedded Memory Blocks). W tym artykule proponowana jest metoda pozwalająca zmniejszyć wykorzystanie zużycia sprzętowego bez zmniejszania wydajności systemów cyfrowych, przy użyciu wyżej wspomnianych cech.
Źródło:
Pomiary Automatyka Kontrola; 2009, R. 55, nr 7, 7; 476-478
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Metoda syntezy mikroprogramowanego układu sterującego z rozszerzonym formatem mikroinstrukcji
Synthesis method for CMCU with extended microinstruction format
Autorzy:
Barkalov, A. A.
Titarenko, L.
Bieganowski, J.
Powiązania:
https://bibliotekanauki.pl/articles/154329.pdf
Data publikacji:
2009
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
mikroprogramowany układ sterujący
CPLD
FPGA
compositional microprogram control unit (CMCU)
CMCU
Opis:
W artykule przedstawiono metodę syntezy mikroprogramowanego układu sterującego ze wspólną pamięcią i rozszerzonym formatem mikroinstrukcji. Metoda jest zorientowana na zmniejszenie rozmiaru układu adresowego poprzez umieszczenie kodów klas łańcuchów pseudorównoważnych w pamięci sterującej. Uzyskuje się w ten sposób uproszczenie funkcji przejść części adresowej układu, co przekłada się na redukcję zasobów sprzętowych potrzebnych do implementacji jednostki sterującej w układach programowalnych typu CPLD i FPGA. W artykule zamieszczono wprowadzenie teoretyczne, przykład zastosowanie metody oraz wyniki badań uzyskane podczas syntezy testowych sieci działań przy użyciu oprogramowania Xilinx ISE 10.2 dla układów Xilinx Virtex II. Na postawie uzyskanych wyników można stwierdzić, że dla liniowych sieci działań uzyskuje się średnią redukcję rozmiaru układu na poziomie około 50% w porównaniu do podstawowego wariantu mikroprogramowanego układu sterującego.
The paper presents a new synthesis method of Compositional Microprogram Control Unit (CMCU) with Common Memory and Extended Microinstructions for programmable logic devices such as CPLD and FPGA. Programmable logic devices are nowadays widely used for implementation of Control Units (CU) [3]. The problem of optimization of CU is still actual in computer science and it solution allows decreasing the cost of the system [2]. The proposed method is oriented on reduction of CMCU addressing circuit hardware by placing pseudoequivalent class codes in the control memory. These classes are formed by division of the set of Operational Linear Chains (OLC) into partitions which correspond to pseudoequivalent states of Moore FSM [2]. When class codes are stored in the control memory, the transition function is simplified and the addressing circuit hardware amount is reduced compared with the CMCU base structure. The method can be applied when control algorithm to be implemented is linear i.e. the number of operational vertices exceeds the 75% of total number of vertices of Graph Scheme of Algorithm (GSA) to be implemented. The research results show that use of the method for tested GSAs gives on average 50% decrease in hardware amount in comparison with CMCU base structure (Tab. 4). The results were obtained in Xilinx ISE. The CMCU models were generated by our software and described in VHDL.
Źródło:
Pomiary Automatyka Kontrola; 2009, R. 55, nr 7, 7; 488-490
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Matrix implementation of Moore FSM with expansion of coding space
Macierzowa implementacja automatu Moorea z rozszerzeniem przestrzeni kodowania
Autorzy:
Barkalov, A. A.
Titarenko, L.
Hebda, O.
Powiązania:
https://bibliotekanauki.pl/articles/154601.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automat typu Moore'a
sieć działań
stany pseudorównoważne
układ logiczny
Moore FSM
graph-scheme of algorithm
pseudoequivalent states
customized matrices
logic circuit
Opis:
The proposed method is targeted on reduction of hardware amount in logic circuit of Moore finite-state machine implemented with customized matrices. The method is based on using more than minimal amount of variables in codes of FSM internal states. The method includes two stages of state encoding. The second stage is connected with recoding of states inside each class of pseudoequivalent states. An example is given for proposed method application.
Zaproponowana metoda jest zorientowana na redukcję zasobów sprzętowych potrzebnych do implementacji skończonego automatu stanu typu Moore'a implementowanego w układach o strukturze macierzowej. Metoda wykorzystuje dwuetapowe kodowanie stanów, w którym liczba zmiennych jest większa od minimalnej. W pierwszym etapie realizowane jest optymalne kodowanie stanów dla klas stanów pseudorównoważnych. Poszczególne stany są reprezentowane jako pojedynczy unikalny interwał boolowskiej przestrzeni kodów. Etap ten jest konieczny do zoptymalizowania układu realizującego funkcje wejść. W drugim etapie zamieniana jest kolejność stanów w ramach poszczególnych klas stanów pseudorównoważnych, co pozwala na optymalizację powierzchni macierzy implementującej funkcje wyjść. Proponowana metoda może zostać użyta w układach CPLD z komórkami PAL i PLA oraz w układach FPGA. W artykule przedstawiono także przykład zastosowania proponowanej metody.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 694-696
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Projektowanie CMCU z elementarnymi łańcuchami i kodowaniem kolekcji mikrooperacji
Design of CMCU with EOLC and Encoding of Collections of Microoperations
Autorzy:
Kołopieńczyk, M.
Titarenko, L.
Barkalov, A. A.
Powiązania:
https://bibliotekanauki.pl/articles/155708.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
mikroprogramowany układ sterujący
konwerter adresów
łańcuchy elementarne
compositional microprogram control unit (CMCU)
address transformer
elementary operational linear chains
Opis:
W artykule zaprezentowano unikalny sposób projektowania mikroprogramowanego układu sterującego z wykorzystaniem metody współdzielenia kodów z kodowaniem kolekcji mikrooperacji. W metodzie tej wprowadzono specjalny konwerter adresów, który generuje adresy mikroinstrukcji reprezentowane poprzez pary . Do opisu algorytmu sterowania wykorzystano sieć działań z elementarnymi łańcuchami. Takie podejście umożliwia wykorzystanie wszystkich zalet metody współdzielenia kodów niezależnie od charakterystyki interpretowanej sieci działań. Zaproponowana metoda umożliwia zmniejszenie rozmiaru pamięci w stosunku do wszystkich innych znanych metod projektowania jednostek sterujących. W artykule przedstawiono także przykład zastosowania proponowanej metody.
The method of design of compositional microprogram control unit with codes sharing and collections of microoperations is proposed. The proposed method is based on application of special address transformer to form an address of microinstruction on the base of its representation as pair . The control algorithm is described using flow-chart with elementary operational linear chains. Such approach permits to use all positive features of codes sharing independently on characteristics of interpreted flow-chart of algorithm. The proposed method permits to decrease the size of control memory in comparison with all known methods of such control units design. An example of proposed method application is given.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 51-53
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Synthesis of control unit with modified operational linear chains
Synteza jednostki sterującej z wykorzystaniem zmodyfikowanych liniowych łańcuchów operacyjnych
Autorzy:
Barkalov, A. A.
Titarenko, L.
Bieganowski, J.
Powiązania:
https://bibliotekanauki.pl/articles/152657.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
mikroinstrukcja
mikroprogramowy układ sterujący
CPLD
PAL
microinstruction
control memory
compositional microprogram control unit (CMCU)
Opis:
The method that considers optimization of the amount of PAL macrocells in the circuit of compositional microprogram control unit is proposed. The method is based on the introduction of additional microinstructions codes of the classes of pseudoequivalent operational linear chains. The proposed method is based on usage of the natural redundancy of embedded memory blocks which are used to implement the control memory. An example of application of proposed method is given.
W artykule przedstawiono metodę optymalizacji liczby makrokomórek PAL mikroprogramowalnego układu sterującego. Proponowana metoda wykorzystuje dodatkowe mikroinstrukcje zawierające kody pseudo-równoważnych liniowych łańcuchów operacyjnych. Rozwiązanie wykorzystuje osadzone bloki pamięci, które często pozostają niezagospodarowane, do implementacji pamięci sterownika. W artykule przedstawiono także przykład zastosowania omawianej metody.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 5, 5; 15-17
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Design of CMCU with expanded microinstruction and elementary OLCs
Projektowanie CMCU z rozszerzonymi mikroinstrukcjami i elementarnymi OLC
Autorzy:
Kołopieńczyk, M.
Titarenko, L.
Barkalov, A. A.
Powiązania:
https://bibliotekanauki.pl/articles/152904.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
mikroprogramowany układ sterujący
współdzielenie kodów
elementarne łańcuchy
compositional microprogram control unit (CMCU)
code sharing
elementary operational linear chains
Opis:
The method of design of compositional microprogram control unit with codes sharing and expanded microinstruction is proposed. The proposed method is based on application of special address transformer to form an address of microinstruction on the base of its representation as pair . The control algorithm is described using flow-chart with elementary operational linear chains. Such approach permits to use all positive features of codes sharing independently on characteristics of interpreted flow-chart of algorithm. The proposed method permits to decrease the size of control memory in comparison with all known methods of such control units design. An example of proposed method application is given.
Artykuł przedstawia weryfikację danych otrzymanych w wyniku symulacji układu zamkniętego do testowania urządzeń EAZ. Układ zamknięty z urządzeniem CZAZ jako obiekt, symulowano w Matlabie, dla różnych parametrów Zadajnika Sygnałów Wielofazowych (stałe czasowe w modelu kalibratora sygnałów wielofazowych) i dla różnych punktów charakterystyki czasowo-prądowej CZAZ. Otrzymane wyniki przeanalizowano za pomocą programów do wnioskowania. W wyniku otrzymano parametry, jakimi powinien się charakteryzować zadajnik sygnałów wielofazowych, żeby zoptymalizować proces testowania. Otrzymane wyniki zostały wstępnie zweryfikowane eksperymentalnie.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 5, 5; 72-74
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Reduction in the number of PAL macrocells in the ciruit of a Moore FSM
Autorzy:
Barkalov, A. A.
Titarenko, L.
Chmielewski, S.
Powiązania:
https://bibliotekanauki.pl/articles/929833.pdf
Data publikacji:
2007
Wydawca:
Uniwersytet Zielonogórski. Oficyna Wydawnicza
Tematy:
Moore finite-state machine
complex programmable logic devices
design
logic circuit
pseudoequivalent states
automat Moore'a
złożone programowalne układy logiczne
układ logiczny
stan pseudorównoważny
Opis:
Optimization methods of logic circuits for Moore finite-state machines are proposed. These methods are based on the existence of pseudoequivalent states of a Moore finite-state machine, a wide fan-in of PAL macrocells and free resources of embedded memory blocks. The methods are oriented to hypothetical VLSI microcircuits based on the CPLD technology and containing PAL macrocells and embedded memory blocks. The conditions of effective application of each proposed method are shown. An algorithm to choose the best model of a finite-state machine for given conditions is proposed. Examples of proposed methods application are given. The effectiveness of the proposed methods is also investigated.
Źródło:
International Journal of Applied Mathematics and Computer Science; 2007, 17, 4; 565-575
1641-876X
2083-8492
Pojawia się w:
International Journal of Applied Mathematics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Optimization of logic circuit of Moore FSM on CPLD
Optymalizacja skończonych automatów Moorea w układach CPLD
Autorzy:
Barkalov, A. A.
Titarenko, L.
Chmielewski, S.
Powiązania:
https://bibliotekanauki.pl/articles/152661.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automat Moore'a
PAL makrokomórka
CPLD
wbudowany blok pamięci
schemat blokowy algorytmu
PAL macrocells
embedded memory blocks
flow-chart of algorithm
Opis:
Method of decrease of number of PAL macrocells in the circuit of Moore FSM is proposed. Method is based on usage of free outputs of embedded memory blocks to represent the code of the class of the pseudoequivalent states. Proposed approach permits to decrease the hardware amount without decrease of digital system performance. An example of application of proposed method is given.
W pracy przedstawiona została metoda zmniejszania ilości makro-komórek w układach typu PAL przy pomocy automatów Moore'a FSM. Metoda ta jest oparta na wykorzystaniu nieużywanych wyjść osadzonych obszarów pamięci w celu reprezentacji kodu klasy pseudo-równoważnych stanów. Zaproponowane podejście pozwala zmniejszyć ilość wymaganego zużycia sprzętowego bez zmniejszenia wydajności systemów cyfrowych. Podany również jest przykład aplikacji zaproponowanego rozwiązania.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 5, 5; 18-20
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zmniejszenie zużycia makrokomórek PAL w realizacjach układowych automatów Moorea
Hardware reduction for Moore FSM implemented with CPLD
Autorzy:
Barkalov, A. A.
Titarenko, L.
Chmielewski, S.
Powiązania:
https://bibliotekanauki.pl/articles/152945.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automat Moore'a
jednostka sterująca
układ cyfrowy
układy programowalne
Moore finite-state-machine
control unit
logic circuit
programmable logic device
Opis:
W artykule została przedstawiona metoda zmniejszenia wymaganych zasobów sprzętowych do implementacji automatów Moore'a w matrycowym układzie programowalnym typu PAL. Cechą automatów Moore'a jest regularny charakter mikrooperacji, które daje się implementować z użyciem wbudowanych bloków pamięci. Metoda oparta jest na zastosowaniu transformacji kodów pseudorównoważnych stanów. Zaproponowane podejście pozwala zmniejszyć liczbę wymaganego zużycia sprzętowego bez zmniejszenia wydajności systemów cyfrowych. Przedstawiony zostanie również przykład zaproponowanego rozwiązania oraz wyniki eksperymentu.
The method of decrease in the number of programmable array logic (PAL) macrocells in logic circuit of Moore finite-state-machine (FSM) is proposed. This method is based on the use of free outputs of embedded memory blocks to represent the code of the class of pseudoequivalent states. The proposed approach allows minimizing the hardware without decreasing of the digital system performance. An example of application of the proposed method is given. Control unit of any digital system can be implemented as the Moore FSM. Recent achievements in semiconductor technology have resulted in development of such sophisticated VLSI chips as field-programmable logic arrays (FPGA) and complex programmable logic devices (CPLD). Very often CPLD are used to implement complex controllers. In CPLD, logic functions are implemented using programmable array logic macrocells. One of the issues of the day is decrease in the number of PAL macrocells required for implementation of FSM logic circuit. A proper state assignment can be used to solve this problem. The peculiarities of Moore FSM are existence of pseudoequivalent states and dependence of microoperations only on FSM internal states. The peculiarity of CPLD is a wide fan-in of PAL macrocell. It permits to use different sources for representation of a current state code.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 11, 11; 1375-1377
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Optymalizacja skończonych automatów Moorea w układach CPLD
Optimization of logic circuit of Moore FSM on CPLD
Autorzy:
Barkalov, A. A.
Titarenko, L.
Chmielewski, S.
Powiązania:
https://bibliotekanauki.pl/articles/155570.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automat stanów
CPLD
wbudowany blok pamięci
algorytmiczna sieć działań
FSM
embedded memory blocks
flow-chart of algorithm
Opis:
W pracy przedstawiona została metoda zmniejszania ilości makro-komórek w układach typu PAL przy pomocy skończonych automatów stanów z wyjściami typu Moore'a. Metoda ta jest oparta na wykorzystaniu nieużywanych wyjść osadzonych obszarów pamięci w celu reprezentacji kodu klasy pseudo-równoważnych stanów. Zaproponowane podejście pozwala zmniejszyć ilość wymaganego zużycia sprzętowego bez zmniejszenia wydajności systemów cyfrowych. Podany również jest przykład aplikacji zaproponowanego rozwiązania.
Method of decrease of number of PAL macrocells in the circuit of Moore FSM is proposed. Method is based on usage of free outputs of embedded memory blocks to represent the code of the class of the pseudoequivalent states. Proposed approach permits to decrease the hardware amount without decrease of digital system performance. An example of application of proposed method is given.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 136-138
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Synteza jednostki sterującej z wykorzystaniem zmodyfikowanych liniowych łańcuchów bloków operacyjnych
Synthesis of control unit with modified operational linear chains
Autorzy:
Barkalov, A. A.
Titarenko, L.
Bieganowski, J.
Powiązania:
https://bibliotekanauki.pl/articles/155633.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
mikroinstrukcja
mikroprogramowy układ sterujący
CPLD
PAL
control memory
compositional microprogram control unit (CMCU)
Opis:
W artykule przedstawiono metodę optymalizacji liczby makrokomórek PAL mikroprogramowalnego układu sterującego. Proponowana metoda wykorzystuje dodatkowe mikroinstrukcje zawierające kody pseudorównoważnych liniowych łańcuchów bloków operacyjnych. Rozwiązanie wykorzystuje osadzone bloki pamięci, które często pozostają niezagospodarowane, do implementacji pamięci sterownika. W artykule przedstawiono także przykład zastosowania omawianej metody.
The method of optimization of amount of PAL macrocells in the circuit of compositional microprogram control unit is proposed. The method is based on introducing of additional microinstructions with codes of the classes of pseudo-equivalent operational linear chains. The proposed method is based on usage of natural redundance of embedded memory blocks that are used to implement the control memory. An example of application of proposed method is given.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 63-65
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Optimization of Moore FSM with refined state encoding
Optymalizacja zasobów sprzętowych w układach cyfrowych przy użyciu automatów Moorea
Autorzy:
Barkalov, A. A.
Titarenko, L.
Chmielewski, S.
Powiązania:
https://bibliotekanauki.pl/articles/156272.pdf
Data publikacji:
2008
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automat Moore'a
PAL makrokomórka
CPLD
schemat blokowy algorytmu
Moore finite-state-machine
PAL macrocells
flow-chart of algorithm
Opis:
Method of decrease in the number of PAL macrocells in logic circuit of Moore FSM is proposed. The method is based on simultaneous application of refined state assignment and transformation of the codes of pseudoequivalent states into codes of their classes. The proposed approach permits to decrease the hardware amount without decrease of digital system performance. The results of experiments are shown.
W pracy przedstawiona została metoda zmniejszania ilości makrokomórek w układach typu PAL przy pomocy automatów Moore'a FSM. Metoda ta bazuje na wykorzystaniu wyznaczonych stanów i przekształceniu kodu klasy pseudorównoważnych stanów w odpowiedni kod danej klasy. Zaproponowane podejście pozwala zmniejszyć ilość wymaganego zużycia sprzętowego bez zmniejszenia wydajności systemów cyfrowych. Podany również jest przykład aplikacji zaproponowanego rozwiązania.
Źródło:
Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 553-555
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Elementary chains modification for control unit optimization
Zastosowanie zmodyfikowanych łańcuchów elementarnych w optymalizacji jednostki sterującej
Autorzy:
Barkalov, A. A.
Titarenko, L.
Bieganowski, J.
Powiązania:
https://bibliotekanauki.pl/articles/156318.pdf
Data publikacji:
2008
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
mikroprogramowana jednostka sterująca z współdzieleniem kodów
mikroinstrukcja sterująca
PAL
synteza
sieć działań
compositional microprogram control unit (CMCU)
code sharing
control microinstruction
synthesis
graph-scheme of algorithm
Opis:
The method of optimization of the hardware amount in addressing circuit of compositional microprogram control unit is proposed. Method is based on expansion of the microinstruction format by the field with code of the class of pseudoequivalent operational linear chains. Minimization is reached due to decreasing of the number of terms in system of Boolean functions describing the addressing circuit. An example of application of proposed method is shown.
W artykule przedstawiono metodę syntezy mikroprogramowanego układu sterującego z współdzieleniem kodów. Metoda jest zorientowana na zmniejszenie liczby makrokomórek PAL w części kombinacyjnej układu dzięki zastosowaniu zmodyfikowanych łańcuchów bloków operacyjnych. Proponowana modyfikacja polega na dodaniu do każdego łańcucha dodatkowych mikroinstrukcji z kodami klas łańcuchów pseudorównoważnych. W artykule przedstawiono także warunki jakie muszą być spełnione aby możliwe było zastosowanie proponowanej metody oraz analizę jej efektywności.
Źródło:
Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 588-590
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-15 z 29

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies