- Tytuł:
-
Zmniejszanie poboru mocy w samotestujących układach cyfrowych
Low power in BIST - Autorzy:
-
Puczko, M.
Murashko, I.
Yarmolik, S. V. - Powiązania:
- https://bibliotekanauki.pl/articles/155698.pdf
- Data publikacji:
- 2007
- Wydawca:
- Stowarzyszenie Inżynierów i Techników Mechaników Polskich
- Tematy:
-
niski pobór mocy
test-per-clock
wbudowane samotestowanie
przerzutnik -T
przerzutnik D
low power BIST
flip-flop-T-D
BIST - Opis:
-
W referacie przedstawiono wyniki badań nad obniżeniem rozpraszanej mocy generatora pseudolosowych wektorów testowych i analizatora sygnatur, które są wykorzystywane podczas wbudowanego samotestowa-nia urządzeń cyfrowych BIST (ang. Built-In Self-Testing). Zaproponowano nową strukturę układu, która pozwala obniżyć moc wydzielaną w trakcie przeprowadzania samotestowania. Podstawowa idea powyższego sposobu opiera się na takiej modyfikacji elementów BIST, w której zamiast przerzutników -D wykorzystuje się przerzutniki -T.
The power dissipation calculation of pseudorandom Test Pattern Generator (TPG) and Signature Analyzer (SA) in BIST is presented in this paper. The new idea, presented in the paper of test generation in BIST (Built-In Self-Test) allows reducing power dissipation during testing of the digital circuit. The main idea of proposed design is using flip-flops of type T. - Źródło:
-
Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 3-5
0032-4140 - Pojawia się w:
- Pomiary Automatyka Kontrola
- Dostawca treści:
- Biblioteka Nauki
Artykuł