Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "VISUAL DATA" wg kryterium: Wszystkie pola

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-2 z 2
    Tytuł:
    Bezprzewodowa transmisja danych wizyjnych z wykorzystaniem ultra-energooszczędnego procesora msp430
    Wireless visual data transmission in system based on ultra-low power msp430 processor
    Autorzy:
    Andrzejewski, G.
    Zając, W.
    Górny, R.
    Powiązania:
    https://bibliotekanauki.pl/articles/152582.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    energooszczędny interaktywny system transmisji danych wizyjnych
    mikrokontroler MSP430
    moduł eZ430-RF2500T
    transmisja danych wizyjnych
    protokół SimpliciTI
    digital image transmission
    low-power interactive image transmission system
    MSP430
    eZ430-RF2500T
    SimpliciTI protocol
    Opis:
    Artykuł prezentuje wyniki prac nad realizacją energooszczędnego, interaktywnego systemu bezprzewodowej transmisji danych wizyjnych z wykorzystaniem układów radiowych ISM pracujących w paśmie 2,4GHz. Wykorzystano mikrokontrolery MSP430F2274 wchodzące w skład zestawu eZ430-RF2500T firmy Texas Instruments oraz moduły kamer C328R. Obsługę transmisji radiowej zapewnia układ radiowy CC2500. Założeniem projektowym było zapewnienie możliwości interaktywnej regulacji położenia kamery. System został zaprojektowany, zrealizowany i przebadany pod kątem zasięgu efektywnej transmisji, poboru mocy, odporności na zakłócenia oraz niezawodności transmisji.
    An important area of usage of wireless transmission are systems for secure, robust and energy-efficient visual data transmission. In the paper there are presented the results of work on a wireless digital visual data transmission interactive system, based on Texas Instruments RF communication modules eZ430-RF2500T. The modules operate in 2.4 GHz band and comprise MSP430F2274 microcontrollers and bi-directional RF communication modules CC2500. The system allows manipulating the camera direction with use of two micro-servos Turnigy TG9. In the paper the eZ430-RF2500T module is described [1, 4, 5, 6, 7, 11, 12] in Section 1, design conception and system components [2, 3, 7, 8] are discussed in Section 2, the system structure is presented in Section 3 (Fig. 1). Section 4 con-tains an overview of the research methodology applied [12, 13] and the results (Tables 1, 2, Figs. 2, 3, 4 and 5). There were measured four features of the system, namely: influence of interferences, energy efficiency, Multipatch Fading and Raleigh Fading. The interference testing included tests of influence of interferences generated by a microwave oven, Wi-Fi router and cell-phones. The power consumption tests included measurements in various system states of a transmitter and receiver. The multipath Fading tests were carried out in a sports hall divided into a mesh. Raleigh Fading research was realised in the same location, by transmitting a set of frames for an increasing distance. The results are discussed and summarised in Section 5.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 9, 9; 989-992
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Sprzętowa implementacja algorytmu detekcji wzorców błędów DCT w hybrydowym algorytmie maskowania błędów transmisji obrazu stałego HECA
    Hardware implementation of DCT error pattern detection module of hybrid error concealment algorithm HECA
    Autorzy:
    Andrzejewski, G.
    Zając, W.
    Powiązania:
    https://bibliotekanauki.pl/articles/158055.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    detekcja wzorców DCT
    maskowanie błędów transmisji
    przetwarzanie danych wizyjnych
    specyfikacja zachowania
    implementacja sprzętowa algorytmu w FPGA
    DCT error detection
    error concealment
    visual data processing
    behaviour specification
    hardware implementation in FPGA
    Opis:
    W artykule przedstawiono wyniki badań nad realizacją sprzętową modułu detekcji wzorców błędów transmisji obrazu stałego. Jest on częścią hybrydowego algorytmu maskowania błędów transmisji HECA. Opisano podstawy działania aparatu analitycznego, algorytm jego działania oraz realizację sprzętową na poziomie behawioralnym. Wyróżniono najistotniejsze bloki implementacyjne, zaprezentowano wyniki syntezy w środowisku Quartus II v.9.1 dla układu FPGA klasy Stratix III EP3SL70 oraz przedyskutowano uzyskane wyniki.
    The paper presents a conception of hardware implementation of DCT pattern detection module of Hybrid Error Concealment Algorithm (HECA) [2]. The research is aimed at implementing a hardware version of the module, using possibilities of parallel operation in FPGA and optimizing the algorithm structure for hardware implementation and performance. Paragraph 1 gives introduction to digital image transmission error concealment. Paragraph 2 presents a structure and operation of the HECA algorithm. The dataflow is presented (Fig. 1.) and the implemented module is identified. Paragraph 3 deals with the mechanism of DCT error pattern occurring [3] and describes a method for detection of such patterns [2]. Paragraph 4 is focused on operation of the error pattern module of HECA in details. There are presented specific features of error patterns for a given DCT block size (Tab. 1) The erroneous block data example is shown in Fig. 2., while the error location storing example is presented in Fig. 3. The operation algorithm for error pattern detection is discussed and presented in Fig. 4. Paragraph 5 describes hardware implementation procedures. The implementation process is presented, the structure of hardware solution is shown (Figs. 5, 6, 7.) and discussed. The hardware resources consumption of the synthesis results is given in Tab. 2. Paragraph 6 contains the conclusion and directions for the future work. The research conclusions are that the DCT error pattern detection algorithm can be successfully implemented in FPGA with acceptable resources consumption. Such an implementation allows performing some of the algorithm elements in parallel, accelerating the operation. The problem is that the data amount tends to be high and it would be recommended to develop more effective notation to store such data in FPGA.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 10, 10; 1123-1126
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-2 z 2

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies