Temat: SOI - Katalog OPAC zbiorów

Skocz do pozycji: 1.

Tytuł:: An improved effective index method for planar multimode waveguide design on an silicon-on-insulator (SOI) platform
Autorzy:: Le, T T
Powiązania:: https://bibliotekanauki.pl/articles/174442.pdf
Data publikacji:: 2013
Wydawca:: Politechnika Wrocławska. Oficyna Wydawnicza Politechniki Wrocławskiej
Tematy:: multimode interference (MMI)
silicon-on-insulator (SOI)
effective index method (EIM)
Opis:: In this paper, an improved effective index method (EIM) for designing planar multimode waveguides on the silicon-on-insulator (SOI) platform is presented. The proposed method predicts the evolution of the fields more accurately than the conventional effective index method. This improved method is particularly suited to the design of multimode interference (MMI) couplers.
Źródło:: Optica Applicata; 2013, 43, 2; s. 271-277
0078-5466
1899-7015
Pojawia się w:: Optica Applicata
Dostawca treści:: Biblioteka Nauki

Artykuł

Skocz do pozycji: 2.

Tytuł:: On-wafer wideband characterization: a powerful tool for improving the IC technologies
Autorzy:: Lederer, D.
Raskin, J. P.
Powiązania:: https://bibliotekanauki.pl/articles/308775.pdf
Data publikacji:: 2007
Wydawca:: Instytut Łączności - Państwowy Instytut Badawczy
Tematy:: silicon-on-insulator (SOI)
MOSFET
wideband characterization
microwave frequency
extraction techniques
small-signal equivalent circuit
Opis:: In the present paper, the interest of wideband characterization for the development of integrated technologies is highlighted through several advanced devices, such as 120 nm partially depleted (PD) silicon-on-insulator (SOI) MOSFETs, 120 nm dynamic threshold (DT) voltage - SOI MOSFETs, 50 nm FinFETs as well as long-channel planar double gate (DG) MOSFETs.
Źródło:: Journal of Telecommunications and Information Technology; 2007, 2; 69-77
1509-4553
1899-8852
Pojawia się w:: Journal of Telecommunications and Information Technology
Dostawca treści:: Biblioteka Nauki

Artykuł

Skocz do pozycji: 3.

Tytuł:: Challenges for 10 nm MOSFET process integration
Autorzy:: Östling, M.
Malm, B. G.
Haartman, M.
Hallstedt, J.
Zhang, Z.
Hellström, P. E.
Zhang, S.
Powiązania:: https://bibliotekanauki.pl/articles/309004.pdf
Data publikacji:: 2007
Wydawca:: Instytut Łączności - Państwowy Instytut Badawczy
Tematy:: sstrained silicon
silicon-germanium
silicon-on-insulator (SOI)
high-k dielectrics
hafnium oxide
nanowire
low frequency noise
mobility
metal gate
Opis:: An overview of critical integration issues for future generation MOSFETs towards 10 nm gate length is presented. Novel materials and innovative structures are discussed. The need for high-k gate dielectrics and a metal gate electrode is discussed. Different techniques for strain-enhanced mobility are discussed. As an example, ultra thin body SOI devices with high mobility SiGe channels are demonstrated.
Źródło:: Journal of Telecommunications and Information Technology; 2007, 2; 25-32
1509-4553
1899-8852
Pojawia się w:: Journal of Telecommunications and Information Technology
Dostawca treści:: Biblioteka Nauki

Artykuł

Informacja