Temat: power block - Katalog OPAC zbiorów

Skocz do pozycji: 1.

Tytuł:: Sprawność energetyczna oraz wskaźnik emisji dwutlenku węgla z bloku gazowoparowego dwupaliwowego w układzie równoległym
Autorzy:: Bartnik, Ryszard
Buryn, Zbigniew
Hnydiuk-Stefan, Anna
Powiązania:: https://bibliotekanauki.pl/articles/89601.pdf
Data publikacji:: 2018
Wydawca:: Nowa Energia
Tematy:: blok energetyczny
elektrociepłownia
elektrownia
układ dwupaliwowy
power block
power plant
power
dual fuel system
Opis:: Układy gazowo-parowe dwupaliwowe, szczególnie układ równoległy obok budowy nowych bloków energetycznych stanowią również duży potencjał modernizacyjny dla już istniejących elektrociepłowni i elektrowni, węglowych [1-6]. Układy dwupaliwowe mogą bowiem powstawać w wyniku nadbudowy już istniejących cieplnych struktur węglowych turbiną gazową. Bardzo istotną zaletą takich modernizacji obok zwiększenia mocy elektrycznych bloków jest także znaczne zwiększenie sprawności wytwarzania w nich energii elektrycznej oraz znaczne zmniejszenie emisji dwutlenku węgla na megawatogodzinę wyprodukowanej energii elektrycznej netto.
Źródło:: Nowa Energia; 2018, 3; 60-63
1899-0886
Pojawia się w:: Nowa Energia
Dostawca treści:: Biblioteka Nauki

Artykuł

Skocz do pozycji: 2.

Tytuł:: A New Approach of an Error Detecting and Correcting Circuit by Arithmetic Logic Blocks
Autorzy:: Kavitha, S.
Hashim, Fazida Hanim
Kamal, Noorfazila
Powiązania:: https://bibliotekanauki.pl/articles/226549.pdf
Data publikacji:: 2019
Wydawca:: Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:: EDAC
ALU
speed
block reduction
power
slew rate
Opis:: This paper proposes a unique method of an error detection and correction (EDAC) circuit, carried out using arithmetic logic blocks. The modified logic blocks circuit and its auxiliary components are designed with Boolean and block reduction technique, which reduced one logic gate per block. The reduced logic circuits were simulated and designed using MATLAB Simulink, DSCH 2 CAD, and Microwind CAD tools. The modified, 2:1 multiplexer, demultiplexer, comparator, 1-bit adder, ALU, and error correction and detection circuit were simulated using MATLAB and Microwind. The EDAC circuit operates at a speed of 454.676 MHz and a slew rate of -2.00 which indicates excellence in high speed and low-area.
Źródło:: International Journal of Electronics and Telecommunications; 2019, 65, 2; 313-318
2300-1933
Pojawia się w:: International Journal of Electronics and Telecommunications
Dostawca treści:: Biblioteka Nauki

Artykuł

Informacja