- Tytuł:
-
Parallel 4X4 transform on bit - serial shared memory architecture for H.264/AVC
Równoległe przekształcenie 4X4 na bitowo-szeregowej architekturze o współdzielonej pamięci do zastosowań H.264/AVC - Autorzy:
- Rubin, G.
- Powiązania:
- https://bibliotekanauki.pl/articles/389854.pdf
- Data publikacji:
- 2009
- Wydawca:
- Politechnika Bydgoska im. Jana i Jędrzeja Śniadeckich. Wydawnictwo PB
- Tematy:
-
FPGA
pamięć współdzielona
kodowanie wideo
shared memory
video coding - Opis:
-
The aim of this paper is to present an implementation and simulation of parallel 4x4 transform on bit-serial shared memory architecture for H.264/AVC. Compared with the existing parallel implementations, the proposed architecture reduces interconnection resources of physical elements of FPGA device. The results of simulation show that the transform can be realized in real–time on bitserial arithmetic. The paper concludes with a summary.
Praca zawiera opis implementacji oraz symulacji równoległego przekształcenia 4x4 stosowanego w H.264/AVC, bazując na bitowo-szeregowej architekturze o współdzielonej pamięci. W porównaniu z istniejącymi rozwiązaniami implementacji równoległej, proponowana architektura obliczeniowa redukuje liczbę linii połączeń wewnętrznych fizycznego układu FPGA. Zawiera ona również wyniki symulacji, pokazujące możliwość wykonywania przekształcenia w czasie rzeczywistym, przy zastosowaniu arytmetyki szeregowej. - Źródło:
-
Zeszyty Naukowe. Telekomunikacja i Elektronika / Uniwersytet Technologiczno-Przyrodniczy w Bydgoszczy; 2009, 12; 57-71
1899-0088 - Pojawia się w:
- Zeszyty Naukowe. Telekomunikacja i Elektronika / Uniwersytet Technologiczno-Przyrodniczy w Bydgoszczy
- Dostawca treści:
- Biblioteka Nauki
Artykuł