- Tytuł:
-
Akwizycja danych z ADC z wykorzystaniem FPGA
Data acquisition from the ADC using an FPGA - Autorzy:
-
Maśnicki, R.
Hallmann, D. - Powiązania:
- https://bibliotekanauki.pl/articles/151748.pdf
- Data publikacji:
- 2012
- Wydawca:
- Stowarzyszenie Inżynierów i Techników Mechaników Polskich
- Tematy:
-
ADC
interfejsy
Link Port
SPI
TigerSHARC
FPGA
interface - Opis:
-
W referacie przedstawiono realizację toru akwizycji danych analogowych, w szczególności sterowania zespołami 6-kanałowych przetworników ADC w AD7656 Analog Devices za pośrednictwem układu FPGA z serii Spartan 3 Xilinx, omówiono procedury przesyłania danych z ADC do buforów w FPGA i ich konwersji oraz dalszej transmisji do procesora DSP Tiger SHARC Analog Devices. Cyfrowe reprezentacje analogowych sygnałów wejściowych ADC przesyłane są do FPGA za pośrednictwem trzech linii interfejsu szeregowego, kompatybilnych w warstwie fizycznej ze standardem SPI. Po przetworzeniu w FPGA dane przesyłane są do procesora DSP, przy udziale linii w standardzie LVDS. W referacie omówiono właściwości wymienionych standardów interfejsów, procedury sterowania ADC, algorytmy programu konfiguracyjnego FPGA oraz funkcje realizowane w tym układzie. Omówiono wyniki badań funkcjonalnych toru.
The paper presents implementation of the analog data acquisition channel, in particular the control of a 6-channel ADC converter system of type AD7656 Analog Devices through the Xilinx Spartan 3 of series FPGA, discusses the procedure for sending data from the ADC to FPGA buffers, their conversion and further transmission to the DSP TigerSHARC Analog Devices. The measurement channel configuration is shown in Fig. 1. The digital representations of ADC analog input signals are sent to the FPGA via a three-lines serial interface (Fig. 2) at the physical layer compatible with the SPI standard. After processing in the FPGA, the data are sent to the DSP, with participation of the four-lines bus in the LVDS standard (Fig. 3). The paper presents the ADC properties (Fig. 5) as well as the interfaces applied in the channel (Figs. 3, 4, 8), the procedures for miscellaneous modes of the ADC data output (Figs.6, 7), the set of lines for the FPGA communication with its external circuits (Fig. 8), the time dependencies between operations implemented in the FPGA (Fig. 9), the FPGA configuration program algorithms (Fig. 10) and the functions implemented in this system. Selected results of the functional tests of the channel are discussed. - Źródło:
-
Pomiary Automatyka Kontrola; 2012, R. 58, nr 11, 11; 912-915
0032-4140 - Pojawia się w:
- Pomiary Automatyka Kontrola
- Dostawca treści:
- Biblioteka Nauki
Artykuł