- Tytuł:
-
Optimization of logic circuit of Moore FSM on CPLD
Optymalizacja skończonych automatów Moorea w układach CPLD - Autorzy:
-
Barkalov, A. A.
Titarenko, L.
Chmielewski, S. - Powiązania:
- https://bibliotekanauki.pl/articles/152661.pdf
- Data publikacji:
- 2007
- Wydawca:
- Stowarzyszenie Inżynierów i Techników Mechaników Polskich
- Tematy:
-
automat Moore'a
PAL makrokomórka
CPLD
wbudowany blok pamięci
schemat blokowy algorytmu
PAL macrocells
embedded memory blocks
flow-chart of algorithm - Opis:
-
Method of decrease of number of PAL macrocells in the circuit of Moore FSM is proposed. Method is based on usage of free outputs of embedded memory blocks to represent the code of the class of the pseudoequivalent states. Proposed approach permits to decrease the hardware amount without decrease of digital system performance. An example of application of proposed method is given.
W pracy przedstawiona została metoda zmniejszania ilości makro-komórek w układach typu PAL przy pomocy automatów Moore'a FSM. Metoda ta jest oparta na wykorzystaniu nieużywanych wyjść osadzonych obszarów pamięci w celu reprezentacji kodu klasy pseudo-równoważnych stanów. Zaproponowane podejście pozwala zmniejszyć ilość wymaganego zużycia sprzętowego bez zmniejszenia wydajności systemów cyfrowych. Podany również jest przykład aplikacji zaproponowanego rozwiązania. - Źródło:
-
Pomiary Automatyka Kontrola; 2007, R. 53, nr 5, 5; 18-20
0032-4140 - Pojawia się w:
- Pomiary Automatyka Kontrola
- Dostawca treści:
- Biblioteka Nauki
Artykuł