Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "Wiener's filters" wg kryterium: Temat


Wyświetlanie 1-1 z 1
Tytuł:
Układ kompresji z dopasowaną transformacją falkową podwójnej gęstości dla detektora cząstek
Matched DDWT ROI compression engine for the imaging particle detector
Autorzy:
Półchłopek, W.
Rumian, M.
Powiązania:
https://bibliotekanauki.pl/articles/156418.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
detekcja sygnału
algorytmy przetwarzania sygnałów
filtry Wienera
transformacje spektralne
systemy czasu dyskretnego
signal detection
signal processing algorithms
Wiener filters
spectral transformations
real-time systems
Opis:
Artykuł prezentuje projekt nowego procesora Podwójnej Gęstości Dyskretnej Transformacji Falkowej (ang. DDWT) z użyciem filtru dopasowanego i ekstrakcją ROI (ang. ROI - region of interest). Układ zbudowano w celu detekcji cząstek elementarnych w eksperymencie ICARUS (ang. Imaging Cosmic And Rare Underground Signals). Układ wyszukujący ROI zaprojektowany jest w oparciu o analizę szumową i filtrację dopasowaną Wienera oraz DDWT, w celu efektywnej implementacji. Dla poprawienia jakości detekcji wykorzystuje również filtry niedopasowane będące sąsiednimi poziomami DDWT. Zaimplementowano w pełni 32-kanałowy (o przepływności 160MBps) procesor w tanim układzie FPGA dzięki zaletom szybkiej, stałoprzecinkowej transformacji falkowej (FIAWT) [9].
A new multirate DDWT (Double Density Wavelet Transform) matched filter ROI (region of interest) processor for the ICARUS (Imaging Cosmic And Rare Underground Signals) particle detector [1] has been designed. The ROI extraction engine is based on matched and unmatched Wiener filtering using coupled DWT and DDWT processing. High throughput image-like ICARUS detector data (160MBps data rate per crate) is able to be compressed 600 times using multi-stage compression with ROI extraction. The 32-channel (160MBps data rate) processor has been fully implemented in a low cost FPGA device thanks to Fast Integer Arithmetic Wavelet Transform (FIAWT) [9] algorithm implementation. The paper presents analysis of the ICARUS detector signal and noise using Wiener optimal filtering (Sections 1 and 2) [5, 10]. The main part of the paper deals with a new concept of detection scheme using the Wiener matched filter in multirate DDWT implementation instead of useless in the real-time CWT detection [4] (Sections 3 and 4). The ROI compression results and false detection ratio are given in Table 1 and Section 5. FPGA implementation summary of the ROI extraction engine (Section 6), the block diagram of the ROI processor (Fig. 4) and conclusions (Section 7) are also included.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 1, 1; 67-69
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-1 z 1

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies