Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "modular" wg kryterium: Wszystkie pola

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-7 z 7
    Tytuł:
    The basic structural elements of modular devices for digital information processing
    Bazowe elementy strukturalne urządzeń modularnych do cyfrowego przetwarzania informacji
    Autorzy:
    Selianinau, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/103692.pdf
    Data publikacji:
    2017
    Wydawca:
    Uniwersytet Humanistyczno-Przyrodniczy im. Jana Długosza w Częstochowie. Wydawnictwo Uczelniane
    Tematy:
    modular arithmetic
    modular number system
    modular computing structures
    modular operations
    look-up table data processing
    arytmetyka modularna
    modularne systemy liczbowe
    modularne struktury obliczeniowe
    operacje modularne
    tabelaryczne przetwarzanie informacji
    Opis:
    In this paper, we consider four basic methods for design of the modular adders, subtractors and multipliers suitable for modular number system: the direct logical method, the adder method, the ring shift method and the tabular method. It is shown that the variant of look-up table implementation of modular arithmetic operations using permanent storage devices is the simplest and most effective for organization of high speed pipeline digital information processing.
    W niniejszym artykule przedstawiono cztery główne sposoby projektowania modularnych sumatorów, subtraktorów oraz mnożników: bezpośrednia metoda logiczna, metoda oparta na podstawie sumatorów binarnych, metoda przesunięcia cyklicznego oraz metoda tabelaryczna. Wykazano, że wariant tabelarycznej realizacji operacji arytmetycznych z zastosowaniem pamięci tylko do odczytu jest najbardziej prostym i skutecznym rozwiązaniem w zakresie szybkiego potokowego przetwarzania informacji cyfrowej w resztowych systemach liczbowych.
    Źródło:
    Prace Naukowe Akademii im. Jana Długosza w Częstochowie. Technika, Informatyka, Inżynieria Bezpieczeństwa; 2017, T. 5; 155-163
    2300-5343
    Pojawia się w:
    Prace Naukowe Akademii im. Jana Długosza w Częstochowie. Technika, Informatyka, Inżynieria Bezpieczeństwa
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    The modular principles of parallel pipeline information processing
    Modularne zasady równoległe potokowego przetwarzania informacji
    Autorzy:
    Selianinau, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/103613.pdf
    Data publikacji:
    2017
    Wydawca:
    Uniwersytet Humanistyczno-Przyrodniczy im. Jana Długosza w Częstochowie. Wydawnictwo Uczelniane
    Tematy:
    modular number system
    modular arithmetic
    modular computing structures
    parallel data processing
    pipeline mode
    modularne systemy liczbowe
    arytmetyka modularna
    modularne struktury obliczeniowe
    równoległe przetwarzanie informacji
    tryb potokowy
    Opis:
    In the present paper, we deal with the methodology of implementation of the modular arithmetic algorithms using the parallel-pipeline residues summation blocks with respect to the bases of modular number system. These summation blocks are the main structural elements of high-speed modular operating devices, they provide high throughput performance of input data sets and are oriented to the wide application of VLSI chips.
    W niniejszym artykule omówiono metodologię implementacji algorytmów arytmetyki modularnej przy wykorzystaniu równolegle potokowych bloków sumowania reszt w odniesieniu do podstaw modularnego systemu liczbowego. Te bloki sumujące są głównymi elementami strukturalnymi wysokowydajnych modularnych urządzeń obliczeniowych, one również zapewniają wysoką wydajność przepustowości zestawów danych wejściowych i są zorientowane na szerokie zastosowanie układów scalonych VLSI.
    Źródło:
    Prace Naukowe Akademii im. Jana Długosza w Częstochowie. Technika, Informatyka, Inżynieria Bezpieczeństwa; 2017, T. 5; 147-153
    2300-5343
    Pojawia się w:
    Prace Naukowe Akademii im. Jana Długosza w Częstochowie. Technika, Informatyka, Inżynieria Bezpieczeństwa
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Tabular minimal redundant modular structures for fast and high-precision computations using general-purpose computers
    Autorzy:
    Selianinau, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/122002.pdf
    Data publikacji:
    2017
    Wydawca:
    Uniwersytet Humanistyczno-Przyrodniczy im. Jana Długosza w Częstochowie. Wydawnictwo Uczelniane
    Tematy:
    arytmetyka modularna
    system modułowy
    procesory wielordzeniowe
    zastosowanie komputerów
    cyfrowe przetwarzanie sygnału
    modular arithmetic
    modular system
    multicore processors
    computer applications
    digital signal processing
    Opis:
    The present paper is a continuation of research in parallel information processing based on the tabular modular computing structures. We deal with the methodology of using a minimal redundant modular number system for high-speed and high-precision computation by means of modern universal multicore processors. Advantages of formal computing mode on the base of modular arithmetic are demonstrated by the example of implementation of digital signal processing procedures. The additive and additive multiplicative formal computing schemes with the obtained estimations of the cardinality of working ranges for the realization of calculations are presented in the article.
    Źródło:
    Scientific Issues of Jan Długosz University in Częstochowa. Mathematics; 2017, 22; 129-139
    2450-9302
    Pojawia się w:
    Scientific Issues of Jan Długosz University in Częstochowa. Mathematics
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Selected application of the Chinese remainder theorem in multiparty computation
    Autorzy:
    Jakubski, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/122387.pdf
    Data publikacji:
    2016
    Wydawca:
    Politechnika Częstochowska. Wydawnictwo Politechniki Częstochowskiej
    Tematy:
    multiparty cryptography
    secret sharing
    distributed algorithms
    modular arithmetic
    kryptografia wielopartyjna
    algorytmy rozproszone
    arytmetyka modularna
    Opis:
    In this paper we present protocols checking the equality of two distributed numbers and calculation of the product in such a way that the distributed numbers are unknown to anyone. The presented protocols use the Chinese Remainder Theorem. As a result, the obtained protocols have many interesting cryptographic features.
    Źródło:
    Journal of Applied Mathematics and Computational Mechanics; 2016, 15, 1; 39-47
    2299-9965
    Pojawia się w:
    Journal of Applied Mathematics and Computational Mechanics
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Implementation and parallel cryptanalysis of MASH hash function family
    Implementacja i równoległa kryptoanaliza funkcji skrótu z rodziny MASH
    Autorzy:
    Grądzki, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/209748.pdf
    Data publikacji:
    2011
    Wydawca:
    Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego
    Tematy:
    funkcje skrótu
    poszukiwanie kolizji
    arytmetyka modularna
    obliczenia równoległe
    hash functions
    collision search
    modular arithmetic
    parallel computing
    Opis:
    In the article, two Java implementations of the MASH hash function family are presented. The first uses standard classes, the second custom class with optimized execution time and memory consumption. Fast and low memory implementations of MASH hash functions allowed to utilize full power of 368-core Azul Compute Appliance to perform parallel collision search using distinguished points method.
    W artykule przedstawiono dwie implementacje funkcji skrótu z rodziny MASH wykonane w języku Java. Pierwsza z nich wykorzystuje standardowe klasy, druga klasę zoptymalizowaną pod względem szybkości działania i zużycia pamięci. Szybkie i oszczędne pamięciowo implementacje funkcji skrótu z rodziny MASH pozwoliły wykorzystać pełne możliwości 368-rdzeniowego Urządzenia Przetwarzającego Azul do równoległego znajdowania kolizji metodą punktów rozróżnialnych.
    Źródło:
    Biuletyn Wojskowej Akademii Technicznej; 2011, 60, 3; 365-377
    1234-5865
    Pojawia się w:
    Biuletyn Wojskowej Akademii Technicznej
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Niskomocowy koprocesor kryptograficzny dla autonomicznych bezprzewodowych sieci czujnikowych
    Low-power cryptographic coprocessor for autonomous wireless sensor networks
    Autorzy:
    Olszyna, J.
    Winiecki, W.
    Powiązania:
    https://bibliotekanauki.pl/articles/152204.pdf
    Data publikacji:
    2013
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    autonomiczne bezprzewodowe sieci czujnikowe
    arytmetyka modularna
    koprocesor kryptograficzny
    autonomous wireless sensor networks
    modular arithmetic
    cryptographic coprocessor
    Opis:
    W artykule przedstawiono układ koprocesora kryptograficznego dostosowanego do specyfiki autonomicznych bezprzewodowych sieci czujnikowych. Układ taki z założenia ma wspomagać realizację różnych algorytmów kryptografii klucza publicznego bazujących na arytmetyce modularnej. Koprocesor opisany w postaci modeli GEZEL i VHDL może w prosty sposób zostać zrealizowany w postaci układu ASIC lub uruchomiony na niskomocowym układzie FPGA.
    The concept of autonomous wireless sensor networks involves energy harvesting, as well as effective management of system resources. Public-key cryptography (PKC) offers the advantage of elegant key agreement schemes with which a secret key can be securely established over unsecure channels. In addition to solving the key management problem, the other major application of PKC is digital signatures, with which non-repudiation of messages exchan-ges can be achieved. The motivation for studying a low-power and area efficient modular arithmetic algorithm comes from enabling public-key security for low-power devices that can perform under constrained environment like autonomous wireless sensor networks. This paper presents a cryptographic coprocessor tailored to the autonomous wireless sensor network constraints. Such a system is aimed at supporting the implementation of different public-key cryptosystems based on modular arithmetic in GF(p). The coprocessor key components are described as GEZEL models and can be easily transferred to VHDL and implemented in hardware.
    Źródło:
    Pomiary Automatyka Kontrola; 2013, R. 59, nr 6, 6; 499-502
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Realizacja generatora liczb losowych dla bezprzewodowych sieci czujnikowych
    Realization of a random number generator for autonomous wireless sensor networks
    Autorzy:
    Olszyna, J.
    Winiecki, W.
    Powiązania:
    https://bibliotekanauki.pl/articles/157906.pdf
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    autonomiczne bezprzewodowe sieci czujnikowe
    generatory liczb losowych
    arytmetyka modularna
    autonomous wireless sensor networks
    random number generators
    modular arithmetic
    Opis:
    W artykule przedstawiono układ generatora liczb pseudolosowych dostosowany do specyfiki autonomicznych bezprzewodowych sieci czujnikowych. Realizacja podstawowych usług kryptograficznych wymaga dostarczenia liczb losowych, jednak ze względu na asymetrię zasobów (ograniczona moc zasilania i zasoby po stronie czujnikowej) konieczny jest dobór algorytmów i optymalizacja implementacji sprzętowej według kryterium mocy rozpraszanej.
    The paper presents a pseudo-random number generator circuit tailored to the specific properties of autonomous wireless sensor networks [1, 2]. Implementation of essential cryptographic services, like zero-knowledge proof entity authentication [3], requires delivery of random numbers. The concept of autonomous wireless sensor networks involves energy consumption from the environment, as well as efficient management of system resources. Due to the asymmetry of resources (insufficient power and computing resources on the sensor side) careful selection of the algorithm and low-power implementation of the random number generator are required. Therefore we chose to implement the BBS algorithm (Blum-Blum-Shub generator) whose security is based on the integer factorization problem and whose operation is based on modular multiplication. In order to reduce power dissipation, we decided to implement the Montgomery modular multiplication algorithm in a bit-serial fashion. Due to the proposed modifications on algorithm and architecture level, the generator is suitable for use in constrained environments like autonomous wireless sensor networks. The power consumption is only 141 žW for an Actel Igloo low-power FPGA AGLN250V2 device operating at 100 kHz (1024 bit operands). Słowa kluczowe: autonomiczne bezprzewodowe sieci czujnikowe, generatory liczb losowych, arytmetyka modularna
    Źródło:
    Pomiary Automatyka Kontrola; 2012, R. 58, nr 9, 9; 789-791
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-7 z 7

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies