Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "system wbudowany" wg kryterium: Temat


Wyświetlanie 1-2 z 2
Tytuł:
Implementacja algorytmu do estymacji ruchu własnego robota w układzie FPGA
Implementation of the Robot Ego-Motion Estimation Algorithm in FPGA Circuits
Autorzy:
Kraft, M.
Powiązania:
https://bibliotekanauki.pl/articles/156593.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
FPGA
odometria wizyjna
system wizyjny
system wbudowany
visual odometry
vision system
embedded system
Opis:
W artykule opisano implementację w układzie FPGA systemu, realizującego zadanie szacowania ruchu własnego urządzenia (np. robota mobilnego), wyposażonego w pojedynczą kamerę. Zrealizowano ją w architekturze hybrydowej, sprzętowo-programowej. W artykule przedstawiono szczegółowy opis wynikowej architektury, jak również użycie zasobów układu programowalnego, oraz analizę wydajności systemu, wraz z porównaniem z alternatywnym rozwiązaniem opartym o komputer PC.
The paper presents implementation of the robot ego-motion estimation algorithm in a single FPGA. The input data for the algorithm are feature correspondences detected in the image sequence registered by a single camera. The implemented system, based on the Microblaze microprocessor along with a dedicated hardware coprocessor, performs all stages of the algorithm - computation of the essential matrix using the 8-point algorithm employing singular value decomposition, robust estimation of the correct essential matrix using the RANSAC algorithm as well as computation of the rotation matrix and the translation vector (up to a scale) from the essential matrix [1, 2]. The system was implemented in a Virtex 5 PFGA and is capable of working with a clock speed of 100MHz. The microprocessor is used to find successive essential matrices using singular value decomposition. The solutions are tested for correctness using the coprocessor with the RANSAC algorithm [3]. The coprocessor employs a reduced, 23-bit floating point number representation to reduce resource usage. Upon successful completion of the essential matrix estimation, rotation and translation are computed. Additional sensors are used to deal with rotation and translation sign ambiguity. Table 1 presents the summary of resources used for implementation. Figure 1 outlines the system architecture. The results obtained are satisfactory and promising. The availability of inexpensive, low power, small footprint solution for ego-motion estimation is desirable for many applications.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 1, 1; 6-8
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Nowa architektura wizyjnego systemu wbudowanego dedykowana dla kamery inteligentnej
A new architecture of the FPGA-based embedded vision system dedicated for smart cameras
Autorzy:
Zawadzki, A.
Gorgoń, M.
Powiązania:
https://bibliotekanauki.pl/articles/155068.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
przetwarzanie obrazu
FPGA
kamera inteligentna
system wbudowany
image processing
smart camera
embedded system
Opis:
W artykule przedstawiono przegląd wybranych metod podłączenia kamer z interfejsem cyfrowym do systemów mikroprocesorowych lub rekonfigurowalnych, z podziałem na systemy z komputerem nadrzędnym oraz na tzw. smart camera. W drugim przypadku konieczne jest zadbanie o odpowiednią architekturę odpowiedzialną za przesłanie zarejestrowanego obrazu do jednostek obliczeniowych. Zaprezentowano rozwijany system oparty o układ FPGA, o nowatorskiej architekturze, zawierający dwa sensory CMOS i rozbudowany układ pamięci zewnętrznych, mogący służyć do realizacji specyficznych zadań przetwarzania obrazów.
Embedded vision systems are becoming more popular. A smart camera consists of an image sensor and a computing unit processing the image. Integration of many new functions in vision systems is now possible due to progress of resources of FPGA devices. A new vision system device presented in this paper is unique with regard to its architecture. The main goal during development of this smart camera was to provide it with a possibly large number of memory banks for storing image data, while keeping compact dimensions and low price. In the presented system there was chosen processing of monochromatic images, so significant reduction in the width of memory data buses was obtained. Thanks to that, up to eight fully independent memory banks was connected to the FPGA device. The second assumption was usage of static memories, which decided in favour of large functionality of the device, because very fast data transfer from random address location was then possible. This meets requirements of image processing algorithms, which is computing data in Region of Interest, for example.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 902-904
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-2 z 2

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies