Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "interfejsy" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-3 z 3
    Tytuł:
    Konwersja danych pomiędzy interfejsami Link Port i SPI
    Data conversion among Link Port and SPI interfaces
    Autorzy:
    Maśnicki, R.
    Hallmann, D.
    Powiązania:
    https://bibliotekanauki.pl/articles/156032.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    interfejsy
    Link Port
    SPI
    TigerSHARC
    FPGA
    interface
    Opis:
    In the paper the principles of functioning, a manner of realization and methods of research performed during configuration of a device enabling the connection of communication port Link Port of TigerSHARC [1, 3, 8] processor with another device communicating by means of SPI [4, 5] interface are presented. The discussed application was realized with use of Xilinx FPGA [6, 7] devices. Transmission in Link Port lines proceeds with utilization of differential signals (Fig. 1) while in SPI data are transferred through asymmetrical signaling lines (Fig. 2). The presented solution is completely original and provides the effective conversion of data among interfaces differing in the range of data format, amplitude and time parameters of interface signals as well as the speed of data transfer. The idea of data conversion among Link Port and SPI interfaces is presented in Fig. 3, the configuration of functional units accomplished on the basis of FPGA device is shown in Fig. 4. The procedures of investigating the configured device, constructed and tested during realization of the project, can be used for creation of other applications with use of FPGA devices.
    W artykule przedstawiono zasady funkcjonowania, sposób realizacji i metodykę badań prowadzonych w trakcie konfigurowania układu umożliwiającego połączenie portu komunikacyjnego procesora TigerSHARC z urządzeniem komunikującym się z wykorzystaniem interfejsu SPI. Omawiana aplikacja została zrealizowana z wykorzystaniem układu FPGA firmy Xilinx. Prezentowane rozwiązanie jest w pełni oryginalne i zapewnia efektywną konwersję danych pomiędzy interfejsami różniącymi się w zakresie formatu danych, parametrów amplitudowych i czasowych sygnałów interfejsowych, jak również szybkości transferu danych. Opracowane i sprawdzone w trakcie realizacji projektu procedury badania konfigurowanego układu mogą być wykorzystane w trakcie tworzenia innych aplikacji z wykorzystaniem układów FPGA.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 12, 12; 1466-1468
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Akwizycja danych z ADC z wykorzystaniem FPGA
    Data acquisition from the ADC using an FPGA
    Autorzy:
    Maśnicki, R.
    Hallmann, D.
    Powiązania:
    https://bibliotekanauki.pl/articles/151748.pdf
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    ADC
    interfejsy
    Link Port
    SPI
    TigerSHARC
    FPGA
    interface
    Opis:
    W referacie przedstawiono realizację toru akwizycji danych analogowych, w szczególności sterowania zespołami 6-kanałowych przetworników ADC w AD7656 Analog Devices za pośrednictwem układu FPGA z serii Spartan 3 Xilinx, omówiono procedury przesyłania danych z ADC do buforów w FPGA i ich konwersji oraz dalszej transmisji do procesora DSP Tiger SHARC Analog Devices. Cyfrowe reprezentacje analogowych sygnałów wejściowych ADC przesyłane są do FPGA za pośrednictwem trzech linii interfejsu szeregowego, kompatybilnych w warstwie fizycznej ze standardem SPI. Po przetworzeniu w FPGA dane przesyłane są do procesora DSP, przy udziale linii w standardzie LVDS. W referacie omówiono właściwości wymienionych standardów interfejsów, procedury sterowania ADC, algorytmy programu konfiguracyjnego FPGA oraz funkcje realizowane w tym układzie. Omówiono wyniki badań funkcjonalnych toru.
    The paper presents implementation of the analog data acquisition channel, in particular the control of a 6-channel ADC converter system of type AD7656 Analog Devices through the Xilinx Spartan 3 of series FPGA, discusses the procedure for sending data from the ADC to FPGA buffers, their conversion and further transmission to the DSP TigerSHARC Analog Devices. The measurement channel configuration is shown in Fig. 1. The digital representations of ADC analog input signals are sent to the FPGA via a three-lines serial interface (Fig. 2) at the physical layer compatible with the SPI standard. After processing in the FPGA, the data are sent to the DSP, with participation of the four-lines bus in the LVDS standard (Fig. 3). The paper presents the ADC properties (Fig. 5) as well as the interfaces applied in the channel (Figs. 3, 4, 8), the procedures for miscellaneous modes of the ADC data output (Figs.6, 7), the set of lines for the FPGA communication with its external circuits (Fig. 8), the time dependencies between operations implemented in the FPGA (Fig. 9), the FPGA configuration program algorithms (Fig. 10) and the functions implemented in this system. Selected results of the functional tests of the channel are discussed.
    Źródło:
    Pomiary Automatyka Kontrola; 2012, R. 58, nr 11, 11; 912-915
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Szeregowa koncepcja kamery teleskopu CTA
    Concept of serial CTA camera
    Autorzy:
    Kasperek, J.
    Koryciak, S.
    Kozioł, J.
    Rajda, P. J.
    Ziętara, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/154681.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    teleskop CTA
    interfejsy szeregowe
    FPGA
    Cherenkov Telescope Array
    fast serial ports
    Opis:
    W ramach European Research Area trwają prace nad konstrukcją macierzy teleskopów wykorzystujących zjawisko promieniowania Czerenkowa do obserwacji kosmosu w zakresie promieniowania o bardzo dużych energiach, rzędu 100GeV do 100TeV. Autorzy przedstawiają koncepcję budowy cyfrowej kamery teleskopu, opartej w dużej mierze na szybkich, szeregowych interfejsach danych, możliwych do implementacji w zaawansowanych układach FPGA. W artykule porównano opracowaną koncepcję z innymi, proponowanymi dotychczas. Przedstawiono również wybrane szczegóły konstrukcyjne.
    One of the main astrophysical topics within the European Research Area is construction of Cherenkov Telescope Array. It is destined for observations of the space in very high energy gamma radiation ranges (100GeV to 100TeV). The authors of the paper introduce a serial concept of the digital camera for the CTA telescope. The concept is based on very fast serial ports, existing in high-performance FPGAs. Serial ports are intended to be used in the design for inter-chip, as well as for inter-board communication. The paper compares the described concept with another, proposed so far. All Cherenkov observatories existing so far exploit the analog or digital data acquisition along with analog trigger circuit. Implementing the trigger circuit in the digital domain enables full reconfigurability of the camera. It allows fitting the trigger algorithm to the current needs and improving it due to the gathered experience. However, digital processing of signals from 1…2k photomultipliers in each camera induces a very complex circuit. To simplify the design there is proposed applying quad ADCs with serial outputs of 500 Mbps to 4 Gbps. It will allow reduction of the required number of PCB layers. Another proposed improvement is integration of signals, connecting clusters of 16 photomultipliers with the central board. Embedding the synchro-start signal within the clock signal, as well as transmission of all remaining data through the 2-pair, 2-way Common Serial Interface reduces the number of the required twisted pairs to only 3. Both above propositions reduce the number of cables and connectors by 9. Additionally, there are explained a few construction details of test designs.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 739-741
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-3 z 3

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies