Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "Fularz, M." wg kryterium: Autor

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-6 z 6
    Tytuł:
    Hardware implementation of a decision tree classifier for object recognition applications
    Autorzy:
    Fularz, M.
    Kraft, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/114595.pdf
    Data publikacji:
    2015
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    decision tree
    hardware implementation
    FPGA
    object recognition
    Opis:
    Hardware implementation of a widely used decision tree classifier is presented in this paper. The classifier task is to perform image-based object classification. The performance evaluation of the implemented architecture in terms of resource utilization and processing speed are reported. The presented architecture is compact, flexible and highly scalable and compares favorably to software-only solutions in terms of processing speed and power consumption.
    Źródło:
    Measurement Automation Monitoring; 2015, 61, 7; 379-381
    2450-2855
    Pojawia się w:
    Measurement Automation Monitoring
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Porównanie sprzętowych implementacji dwóch popularnych detektorów cech punktowych
    Comparison of hardware implementations of two popular corner detectors
    Autorzy:
    Kraft, M.
    Fularz, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/153965.pdf
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    FPGA
    detektor narożników
    Harris
    FAST
    corner detector
    Opis:
    W artykule zaprezentowano sprzętowe implementacje dwóch detektorów narożników - detektora Harrisa i detektora FAST - w strukturach FPGA. Prędkość przetwarzania nie ustępuje prędkości uzyskiwanej na współczesnych komputerach osobistych, jednakże zastosowanie niedrogich układów FPGA umożliwia ograniczenie poboru mocy, a także kosztu oraz wymiarów kompletnego systemu. W artykule zawarto opis obu algorytmów, schematy blokowe ich sprzętowych implementacji, a także podsumowanie i porównanie ilości zasobów układu FPGA wykorzystywanych przez obie implementacje. Wykonano również wstępną analizę wyników uzyskanych przez zastosowanie zaimplementowanych detektorów na sekwencji obrazów.
    Many contemporary computer and machine vision applications require finding corresponding points in image sequences. For that purpose many point feature detectors have been developed. Most of them detect corners, i.e. points that mark object boundaries, or boundaries of significant object parts as features. In this paper there are presented the implementations of two popular corner detectors - the Harris [2] and FAST [3] corner detector - in FPGA structure. The proposed solutions enable processing of 512x512 pixel, 8-bit grayscale image data with the speed of over 400 frames per second (FAST), and over 350 frames per second (Harris). The processing speeds are the same or even better than those that can be achieved using modern high-performance PCs. FPGA implementations, however, are less power-hungry, relatively inexpensive and more compact, which is critical in many applications. Our implementations are targeted at applications in mobile robotics. The paper contains a short description of the implemented algorithms, block diagrams of the implemented architectures, as well as the summary of the FPGA resources required by both implementations. A preliminary analysis of performance of the implemented algorithms with regards to feature repeatability is also carried out. The results show that the implementation of the FAST algorithm has better performance in terms of speed. Also, the FAST algorithm performs better on image sequences with strong structure - urban, interiors etc. The Harris detector implementation, although in general slower and a little more resource-hungry than the FAST implementation (requires hardware multipliers), demonstrates better performance on poorly structured scene sequences - grass, dirt roads etc. These conclusions are consistent with the results of research carried out before [3, 4].
    Źródło:
    Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 618-620
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    The performance comparison of the DMA subsystem of the Zynq SoC in bare metal and Linux applications
    Autorzy:
    Fularz, M.
    Pieczyński, D.
    Kraft, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/114367.pdf
    Data publikacji:
    2017
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    FPGA
    image processing
    hardware accelerator
    smart camera
    operating system
    Opis:
    The paper presents results of comparison of the direct memory access (DMA) performance in a Zynq SoC based system working in a bare metal configuration and running the Linux operating system (OS). The overhead introduced by the driver and software components of the Linux OS is evaluated and analyzed. The evaluation is performed on a real life video processing usage scenario involving transfers of significant portions of data to- and from the memory.
    Źródło:
    Measurement Automation Monitoring; 2017, 63, 5; 189-191
    2450-2855
    Pojawia się w:
    Measurement Automation Monitoring
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    A flexible, high performance hardware implementation of the simplified histogram of oriented gradients descriptor
    Autorzy:
    Kraft, M.
    Olejniczak, M.
    Fularz, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/114399.pdf
    Data publikacji:
    2017
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    HoG
    FPGA
    image processing
    Opis:
    In this paper, a high performance, configurable, compact hardware architecture for computing the histogram of oriented gradients (HoG) descriptors is presented. The descriptor computation algorithm is simplified w.r.t. to the original solution, enabling hardware resource cost reduction with only a small accuracy penalty. The proposed architecture can be accommodated to different block sizes and different block grid configurations, enabling its use in a wide range of object detection and recognition tasks with varying region of interest sizes. The resulting architecture is systolic and massively parallel, enabling high throughput processing.
    Źródło:
    Measurement Automation Monitoring; 2017, 63, 5; 177-179
    2450-2855
    Pojawia się w:
    Measurement Automation Monitoring
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    An FPGA-based proof of a concept solution for datacentre energy efficiency improvement
    Autorzy:
    Kraft, M.
    Tomczyński, J.
    Mańkowski, T.
    Fularz, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/114644.pdf
    Data publikacji:
    2016
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    datacentre
    accelerator
    FPGA
    energy efficiency
    image processing
    Opis:
    As the Internet becomes more and more widespread, the power consumption associated with the Internet infrastructure grows rapidly, contributing to a significant increase in operational costs of service providers. The paper presents a proof of a concept solution consisting of an FPGA expansion card with a dedicated image processing accelerator, connected to a server via PCI Express interface. The use of a dedicated accelerator allows faster completion of the task performed by the server, resulting in over tenfold improvement in energy efficiency.
    Źródło:
    Measurement Automation Monitoring; 2016, 62, 5; 160-162
    2450-2855
    Pojawia się w:
    Measurement Automation Monitoring
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Sprzętowy układ do estymacji siły oraz zmęczenia mięśni na podstawie sygnału elektromiograficznego
    A hardware system for muscle force and tiredness estimation from electromyo-graphic signal
    Autorzy:
    Kraft, M.
    Fularz, M.
    Kaczmarek, P.
    Schmidt, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/156364.pdf
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    FPGA
    elektromiografia
    EMG
    force and fatigue estimation
    Opis:
    W pracy przedstawiono implementację układu służącego do estymacji siły oraz zmęczenia mięśni na podstawie sygnału elektromiograficznego (EMG), rejestrowanego za pomocą dwukanałowego wzmacniacza, oraz położenia stawu mierzonego za pomocą enkodera kwadraturowego. W matrycy FPGA zaimplementowano struktury obliczające aktualną wartość średniej częstotliwości (MNF) oraz wartości średniokwadratowej (RMS) sygnału i kąta, co umożliwia estymację aktualnej siły oraz zmęczenia. Opracowane rozwiązanie jest skalowalne i umożliwia równoległą obsługę liczby kanałów ograniczonej wyłącznie zasobami matrycy FPGA.
    This paper presents an FPGA implementation of the muscle force and fatigue estimation unit based on the analysis of an electromyography (EMG) signal measured with a two-channel amplifier and the joint position measured with a quadratic encoder. The contemporary systems use the root mean square (RMS) of the EMG signal and muscle length to estimate the contraction force and decrease in the median frequency of the EMG signal to detect the muscle fatigue [2]. The proposed system consists of (Fig. 1): an infinite impulse response (IIR) high-pass filter with the cut-off frequency of 10 Hz, a dedicated RMS calculation block for the 512 samples window (Fig. 2.), the Fast Fourier Transform (FFT) block and a MicroBlaze processor. The muscle length is estimated using measurements from the encoder placed on the joint. The mean value of the EMG signal frequencies is used as the approximation of the median-frequency. The system was tested using the Xilinx SP605 evaluation kit and the obtained results were verified. The resources usage is presented in Table 1. Due to the FPGA inherent ability to parallelize computation, additional measurement channels can be easily added without increase in the processing time. The presented system is portable and can be used as a part of any mobile solution requiring feedback from the muscles-state (e.g. exoskeleton). Due to its scalability, it can be easily extended into a larger muscle-analysis system. Moreover, it can be modified to facilitate analysis of other biomedical signals.
    Źródło:
    Pomiary Automatyka Kontrola; 2012, R. 58, nr 7, 7; 684-686
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-6 z 6

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies