Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "time loop" wg kryterium: Temat


Wyświetlanie 1-1 z 1
Tytuł:
Hybrid Linearized Class-BD Double Sided (LBDD) Digital Pulse Width Modulator (DPWM) for Class-BD audio amplifiers
Autorzy:
Kuta, S.
Kołodziejski, W.
Jasielski, J.
Powiązania:
https://bibliotekanauki.pl/articles/93116.pdf
Data publikacji:
2017
Wydawca:
Państwowa Wyższa Szkoła Zawodowa w Tarnowie
Tematy:
class-D digital audio amplifier
Digital Pulse Width Modulator (DPWM)
Linearized Pulse Width Modulation (LPWM)
Linearized Class-AD Double sided (LADD)
Linearized Class-BD Double sided (LBDD)
Programmable Tapped Delay Line (PTDL)
Analog Delay Locked Loop (ADLL)
Digital to Time Converter (DTC)
cyfrowy wzmacniacz audio klasy D
modulator szerokości impulsu cyfrowego (DPWM)
zlinearyzowana klasa AD dwustronna (LADD)
programowalna opóźniona linia opóźnienia (PTDL)
pętla z opóźnieniem analogowym (ADLL)
konwerter cyfrowo-czasowy (DTC)
Opis:
The paper presents an original architecture and implementation of 9-bit LBDD hybrid DPWM circuit for Class-BD digital audio amplifier. The input PCM signals are directly transformed into 24-bit LBDD DPWM signals and then are requanized to the 9-bit digital outputs using noise-shaping process to support high fidelity with practical values of time resolution, and finally are converted by the DTCs into the two physical trains of 1-bit PWM signals. The architecture of the proposed Class-BD hybrid DPWM circuit is composed of two Class-AD ones. The hybrid quantizer converts 6 MSB bits using counter method, based on the STM32F407xx microcontroller, while the remaining 3 LSB bits - using a method based on the Programmable Tapped Delay Line (PTDL). All necessary time waveforms are generated on the base of the internal microcontroller oscillator 168 MHz. The proposed 9-bit Class-DB DPWM circuit allows to attain SNR of 110 dB and THD about 0,2% within the audio baseband, at switching frequency of 328.1 kHz, clock frequency of 42 MHz and modulation index M = 0.95. Basic verification of algorithm and circuit operation as well as simulation and preliminary experimental results have been performed.
Źródło:
Science, Technology and Innovation; 2017, 1, 1; 1-10
2544-9125
Pojawia się w:
Science, Technology and Innovation
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-1 z 1

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies