Temat: CMOS - Katalog OPAC zbiorów

Skocz do pozycji: 1.

Tytuł:: Single-ended four-quadrant multiplier without any passive components
Autorzy:: Ramasamy, L.
Nevin, J. H.
Powiązania:: https://bibliotekanauki.pl/articles/378407.pdf
Data publikacji:: 2006
Wydawca:: Sieć Badawcza Łukasiewicz - Instytut Technologii Elektronowej
Tematy:: CMOS
Opis:: A COMOS four-guadrant analog multiplier has been designed wihout any passive components to produce a highly linear single-ended output. A fundamental Gilbert-cell circuits is coupled with a CMOS adder circuit and operational amplifier to produce a highly linear four-quadrant multiplier. The circuit achieves high speed operation and eliminates all passive components. The entire circuit is designed using only CMOS. A symmetrical design approach is used to provide a self balanced output with higher accuracy, low offset and high linearity.
Źródło:: Electron Technology : Internet Journal; 2005-2006, 37/38, 5; 1-4
1897-2381
Pojawia się w:: Electron Technology : Internet Journal
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 2.

Tytuł:: On analog comparators for CMOS digital pixel applications. A comparative study
Autorzy:: Jendernalik, W.
Powiązania:: https://bibliotekanauki.pl/articles/200565.pdf
Data publikacji:: 2016
Wydawca:: Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:: CMOS image sensor
CMOS digital pixel
analog comparator
fixed-pattern noise
FPN
CMOS
matryca świałoczuła CMOS
piksel cyfrowy
komparator analogowy
hałas ustalony
Opis:: Voltage comparator is the only - apart from the light-to-voltage converter - analog component in the digital CMOS pixel. In this work, the influence of the analog comparator nonidealities on the performance of the digital pixel has been investigated. In particular, two versions of the digital pixel have been designed in 0.35 μm CMOS technology, each using a different type of analog comparator. The properties of both versions have been compared. The first pixel utilizes a differential comparator with the increased size and improved electrical performance. The second structure is based on a very simple non-differential comparator with a reduced size and degraded performance. Theoretical analysis of the comparator nonideality effect on the quality of the image obtained from the digital pixel matrix as well as simulation results are provided.
Źródło:: Bulletin of the Polish Academy of Sciences. Technical Sciences; 2016, 64, 2; 271-278
0239-7528
Pojawia się w:: Bulletin of the Polish Academy of Sciences. Technical Sciences
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 3.

Tytuł:: Baza danych modeli jednostek funkcjonalnych układów CMOS dla potrzeb systemu redukcji poboru mocy
Database of CMOS functional units models for circuit power reduction system
Autorzy:: Szcześniak, W.
Szcześniak, P.
Powiązania:: https://bibliotekanauki.pl/articles/267923.pdf
Data publikacji:: 2007
Wydawca:: Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:: redukcja poboru mocy
układy CMOS
reduction in power converters
CMOS
Opis:: Praca dotyczy systemu do przechowywania oraz analizy informacji o modelach jednostek funkcjonalnych układów cyfrowych CMOS. Przedstawia podstawowe wymagania projektu systemu, jego projekt oraz omawia niektóre aspekty jego implementacji. System utworzono w oparciu o środowisko relacyjnych baz danych HSQLDB dostępne na zasadzie wolnego oprogramowania. Został on wybrany ze względu na wysoką wydajność oraz łatwość integracji z tworzonym system do redukcji poboru mocy cyfrowych układów CMOS. W jego implementacji zastosowano warstwę pośredniczącą ORM (Object Relational Mapping) umożliwiającą łatwe przystosowanie do współpracy z inną bazą relacyjną danych, w przypadku zmiany wymagań w trakcie eksploatacji.
The paper presents the developed software system for storing and analyzing information concerning digital CMOS circuits models’. The system has been designed with application of HSQLDB relational database system being the free software. The system was chosen because of its good performance and easy integration with the designed system for digital CMOS circuits’ power reduction. The developed system uses also the ORM (Object Relational Mapping) layer which enables for easy adaptation to another relational database system, in case of requirement change during the maintenance phase.
Źródło:: Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2007, 23; 109-112
1425-5766
2353-1290
Pojawia się w:: Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 4.

Tytuł:: Low voltage, high-speed four-quadrant cmos transconductance multiplier
Niskonapięciowy szybki czteroćwiartkowy trans-konduktancyjny układ mnożący w technologii cmos
Autorzy:: Jasielski, J.
Kuta, S.
Machowski, W.
Kołodziejski, W.
Powiązania:: https://bibliotekanauki.pl/articles/389872.pdf
Data publikacji:: 2010
Wydawca:: Politechnika Bydgoska im. Jana i Jędrzeja Śniadeckich. Wydawnictwo PB
Tematy:: analog VLSI
four-quadrant multiplier
CMOS
analogowe układy VLSI
czteroćwiartkowy układ mnożący
technologia CMOS
Opis:: The paper presents an analog four-quadrant transconductance multiplier designed in CMOS technology, suitable for low voltage and operating at high-speed. The transconductance multiplier with Gilbert-like architecture uses a cascade of a combination of two linear current dividers implemented by means of the differential pairs to produce a linear dependence between the tail current and the two output currents. To adopt the circuit for low voltage, simple current mirrors have been applied to couple the first- and the second stage of the current dividers cascade. High-speed operation is possible thanks to simple architecture of building blocks using RF CMOS transistors with sufficiently large biasing currents. A complete circuits schematic with input driving peripherials, as well as simulation results of entire multiplier have also been presented.
W artykule zaprezentowano szybki niskonapięciowy czteroćwiartkowy układ mnożący zaprojektowany w technologii CMOS. Architektura układu oparta jest o strukturę typu Gilberta. W układzie zastosowano kaskadowe połączenie dwóch stopni transkonduktancyjnych zrealizowanych w oparciu o pary różnicowe. Aby układ mógł pracować w zakresie niskich napięć zasilających poszczególne stopnie zostały sprzęgnięte przy pomocy prostych luster prądowych. Duża szybkość działania została osiągnięta dzięki prostej architekturze układu oraz zastosowaniu tranzystorów RF pracujących przy odpowiednio dużych wartościach prądów. W pracy zaprezentowano również wejściowe niskonapięciowe bloki pomocnicze oraz wyniki symulacji kompletnego układu mnożącego.
Źródło:: Zeszyty Naukowe. Telekomunikacja i Elektronika / Uniwersytet Technologiczno-Przyrodniczy w Bydgoszczy; 2010, 13; 115-124
1899-0088
Pojawia się w:: Zeszyty Naukowe. Telekomunikacja i Elektronika / Uniwersytet Technologiczno-Przyrodniczy w Bydgoszczy
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 5.

Tytuł:: Ultra-low-voltage LNA with high gain and low noise figure
Autorzy:: Bastos, I.
Oliveira, L. B.
Oliveira, J. P.
Goes, J.
Silva, M. M.
Powiązania:: https://bibliotekanauki.pl/articles/397785.pdf
Data publikacji:: 2013
Wydawca:: Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:: LNA
CMOS
noise cancellation
redukcja szumów
Opis:: We present a balun LNA with noise and distortion cancellation using double feedforward. A common-gate and a common-source stage are combined, and their resistive loads are replaced by transistors biased close to saturation to allows low supply voltage, without gain degradation. The proposed feedforward boosts the LNA gain and reduces the noise ﬁgure (NF). Simulation results with a 130 nm CMOS technology show that the gain is up to 24 dB and the NF is below 3.2 dB. The total power dissipation is 2.25 mW, leading to an FoM of 6.4 mW-1 with 0.6 V supply.
Źródło:: International Journal of Microelectronics and Computer Science; 2013, 4, 3; 124-128
2080-8755
2353-9607
Pojawia się w:: International Journal of Microelectronics and Computer Science
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 6.

Tytuł:: Composition and electrical properties of ultra-thin SiOxNy layers formed by rf plasma nitrogen implantation/plasma oxidation processes
Autorzy:: Bieniek, T.
Beck, R. B.
Jakubowski, A.
Konarski, P.
Ćwil, M.
Hoffman, P.
Schmeißer, D.
Powiązania:: https://bibliotekanauki.pl/articles/308689.pdf
Data publikacji:: 2007
Wydawca:: Instytut Łączności - Państwowy Instytut Badawczy
Tematy:: CMOS
gate stack
oxynitride
plasma implantation
Opis:: Experiments presented in this work are a summary of the study that examines the possibility of fabrication of oxynitride layers for Si structures by nitrogen implantation from rf plasma only or nitrogen implantation from rf plasma followed immediately by plasma oxidation process. The obtained layers were characterized by means of: ellipsometry, XPS and ULE-SIMS. The results of electrical characterization of NMOS Al-gate test structures fabricated with the investigated layers used as gate dielectric, are also discussed.
Źródło:: Journal of Telecommunications and Information Technology; 2007, 3; 9-15
1509-4553
1899-8852
Pojawia się w:: Journal of Telecommunications and Information Technology
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 7.

Tytuł:: Mobile phone as a fluorescence reader
Autorzy:: Shahin, H.
Walczak, R.
Powiązania:: https://bibliotekanauki.pl/articles/173637.pdf
Data publikacji:: 2013
Wydawca:: Politechnika Wrocławska. Oficyna Wydawnicza Politechniki Wrocławskiej
Tematy:: mobile phone
fluorescence detection
laser
CMOS
cocaine
Opis:: A new achievement of mobile phone application for fluorometry to identify cocaine concentration using samples made of tested person sweat implementing special designed software has been presented in this paper. Accessibility is one of most dominant features of this method since the main important part is a mobile phone which can be found and used vastly. Reliability of data collected using this technique is strong enough to compete with past time consuming and expensive devices and equipment. The results enable to have a close and precise observation about the amount of cocaine concentration, the same as reference device outputs.
Źródło:: Optica Applicata; 2013, 43, 3; 413-420
0078-5466
1899-7015
Pojawia się w:: Optica Applicata
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 8.

Tytuł:: CMOS ECCCII with Linear Tune of Rx and Its Application to Current-Mode Multiplier
Autorzy:: Sakul, C.
Powiązania:: https://bibliotekanauki.pl/articles/226547.pdf
Data publikacji:: 2018
Wydawca:: Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:: electronically tunable
CCCII
current mode
CMOS
linear
Opis:: In this paper, the second-generation CMOS currentcontrolled-current-conveyor based on differential pair of operational transconductance amplifier has been researched and presented. Since the major improvement of its parasitic resistance at x-port can be linearly controlled by an input bias current, the proposed building block is then called “The Second-Generation Electronically-tunable Current-controlled Current Conveyor” (ECCCI). The applications are demonstrated in form of both 2 quadrant and 4 quadrant current-mode signal multiplier circuits. Characteristics of the proposed ECCCII and its application are simulated by the PSPICE program from which the results are proved to be in agreement with the theory.
Źródło:: International Journal of Electronics and Telecommunications; 2018, 64, 3; 385-390
2300-1933
Pojawia się w:: International Journal of Electronics and Telecommunications
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 9.

Tytuł:: Overheat protection circuit for high frequency processors
Autorzy:: Frankiewicz, M.
Kos, A.
Powiązania:: https://bibliotekanauki.pl/articles/200992.pdf
Data publikacji:: 2012
Wydawca:: Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:: PTAT
overheat
CMOS
VLSI
full-custom design
Opis:: The paper describes design and structure of the overheat protection circuit based on the PTAT sensors. The digital core of the system is driven by a 3-bit information generated by the structure. As a result, behaviour of the core differs for each temperature. The circuit was designed in LF CMOS 0.15 ěm technology using full-custom technique. The presented paper focuses especially on the structure of the overheat protection circuit and simulations results of the functional blocks of the system. Layout and some parameters of the circuit are also considered.
Źródło:: Bulletin of the Polish Academy of Sciences. Technical Sciences; 2012, 60, 1; 55-59
0239-7528
Pojawia się w:: Bulletin of the Polish Academy of Sciences. Technical Sciences
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 10.

Tytuł:: The influence of annealing (900?C) of ultra-thin PECVD silicon oxynitride layers
Autorzy:: Mroczyński, R.
Głuszko, G.
Beck, R. B.
Jakubowski, A.
Ćwil, M.
Konarski, P.
Hoffman, P.
Schmeißer, D.
Powiązania:: https://bibliotekanauki.pl/articles/308691.pdf
Data publikacji:: 2007
Wydawca:: Instytut Łączności - Państwowy Instytut Badawczy
Tematy:: ultra-thin dielectrics
silicon oxynitride
PECVD
CMOS
Opis:: This work reports on changes in the properties of ultra-thin PECVD silicon oxynitride layers after high- temperature treatment. Possible changes in the structure, composition and electrophysical properties were investigated by means of spectroscopic ellipsometry, XPS, SIMS and electrical characterization methods (C-V, I-V and charge- pumping). The XPS measurements show that SiOxNy is the dominant phase in the ultra-thin layer and high-temperature annealing results in further increase of the oxynitride phase up to 70% of the whole layer. Despite comparable thickness, SIMS measurement indicates a densification of the annealed layer, because sputtering time is increased. It suggests complex changes of physical and chemical properties of the investigated layers taking place during high-temperature annealing. The C-V curves of annealed layers exhibit less frequency dispersion, their leakage and charge-pumping currents are lower when compared to those of as-deposited layers, proving improvement in the gate structure trapping properties due to the annealing process.
Źródło:: Journal of Telecommunications and Information Technology; 2007, 3; 16-19
1509-4553
1899-8852
Pojawia się w:: Journal of Telecommunications and Information Technology
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 11.

Tytuł:: Compact terahertz devices based on silicon in CMOS and BiCMOS technologies
Autorzy:: But, Dmytro B.
Chernyadiev, Alexander V.
Ikamas, Kęstutis
Kołaciński, Cezary
Krysl, Anastasiya
Roskos, Hartmut G.
Knap, Wojciech
Lisauskas, Alvydas
Powiązania:: https://bibliotekanauki.pl/articles/2204176.pdf
Data publikacji:: 2023
Wydawca:: Polska Akademia Nauk. Stowarzyszenie Elektryków Polskich
Tematy:: terahertz
teraFET
CMOS
THz emitter
THz detectors
Opis:: This paper reports on compact CMOS-based electronic sources and detectors developed for the terahertz frequency range. It was demonstrated that with the achievable noise-equivalent power levels in a few tens of pW/√Hz and the emitted power in the range of 100 μW, one can build effective quasi-optical emitter-detector pairs operating in the 200–266 GHz range with the input power-related signal-to-noise ratio reaching 70 dB for 1 Hz-equivalent noise bandwidth. The applicability of these compact devices for a variety of applications including imaging, spectroscopy or wireless communication links was also demonstrated.
Źródło:: Opto-Electronics Review; 2023, 31, 2; art. no. e144599
1230-3402
Pojawia się w:: Opto-Electronics Review
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 12.

Tytuł:: Power-saving voltage-to-current conversion with the use of CMOS differential amplifier
Autorzy:: Wojtyna, R.
Powiązania:: https://bibliotekanauki.pl/articles/398104.pdf
Data publikacji:: 2015
Wydawca:: Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:: analog signal processing
differential amplifier
CMOS electronics
low-power analog circuits
analogowe przetwarzanie sygnałów
wzmacniacz różnicowy
CMOS
obwody niskiego napięcia
Opis:: Differential amplifiers are well known as input stage preamplifiers. This is because they exhibit the ability to reduce unwanted common-mode effects considerably. As a consequence, both noise and input signal of the amplifier can have low values. Proper operation of differential amplifiers is possible when implemented in chip form. For typical use of such CMOS amplifiers, input signals are delivered to differential-pair gate-terminals while tail terminal is used to ensure the required bias of the pair. The paper shows that the roles of gates and tail terminal can be changed. In other words, the tail current can be used as input signal while the gate ones as voltages controlling the amplifier gain. This enables to combine the achievable low noise with power efficient operation of the circuit. Necessary conditions for that are discussed in this paper. Suitability of atypically used differential amplifiers for voltage-to-current conversion is explained. Two examples of CMOS circuits implementing power economic conversion of this type are presented.
Źródło:: International Journal of Microelectronics and Computer Science; 2015, 6, 3; 96-101
2080-8755
2353-9607
Pojawia się w:: International Journal of Microelectronics and Computer Science
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 13.

Tytuł:: Fast and Energy Efficient Learning Algorithm for Kohonen Neural Network Realized in Hardware
Autorzy:: Kolasa, M.
Powiązania:: https://bibliotekanauki.pl/articles/386951.pdf
Data publikacji:: 2012
Wydawca:: Politechnika Białostocka. Oficyna Wydawnicza Politechniki Białostockiej
Tematy:: sieci neuronowe
CMOS
WBAN
zoptymalizowany proces uczenia
niskie zużycie energii
Kohonen neural network
CMOS implementation
optimized learning process
low energy consumption
Opis:: A new fast energy efficient learning algorithm suitable for hardware implemented Kohonen Self-Organizing Map (SOM) is proposed in the paper. The new technique is based on a multistage filtering of the quantization error. The algorithm detects such periods in the learning process, in which the quantization error is decreasing (the ‘activity’ phases), which can be interpreted as a progress in training, as well as the ‘stagnation’ phases, in which the error does not decrease. The neighborhood radius is reduced by 1 always just after the training process enters one of the ‘stagnation’ phases, thus shortening this phase. The comprehensive simulations on the software model (in C++) have been carried out to investigate the influence of the proposed algorithm on the learning process. The learning process has been assessed by the used of five criteria, which allow assessing the learning algorithm in two different ways i.e., by expressing the quality of the vector quantization, as well as the topographic mapping. The new algorithm is able to shorten the overall training process by more than 90% thus reducing the energy consumed by the SOM also by 90%. The proposed training algorithm is to be used in a new high performance Neuroprocessor that will find a broad application in a new generation of Wireless Body Area Networks ( WBAN) used in the monitoring of the biomedical signals like, for example, the Electrocardiogram (ECG) signals.
Źródło:: Acta Mechanica et Automatica; 2012, 6, 3; 52-57
1898-4088
2300-5319
Pojawia się w:: Acta Mechanica et Automatica
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 14.

Tytuł:: Capacitance/Resistance Modeling and Analog Performance Evaluation of 3-D SOI FinFET Structure for Circuit Perspective Applications
Autorzy:: Jain, Neeraj
Raj, Balwinder
Powiązania:: https://bibliotekanauki.pl/articles/1159723.pdf
Data publikacji:: 2018
Wydawca:: Przedsiębiorstwo Wydawnictw Naukowych Darwin / Scientific Publishing House DARWIN
Tematy:: CMOS
Integrated Circuits
Parasitic Capacitance
Parasitic Resistance
SOI FinFET
Opis:: This paper explores the capacitance and resistance modeling of 3-D (dimensional) SOI FinFET structure and circuit implementation approach is done for the utility of SOI FinFET structure. The scaling of the FinFET structure is continuously ongoing and increased parasitic and resistance affects the circuit level performance of SOI FinFET in ICs (Integrated Circuits) below 20 nm technology node. A geometrical-based analysis is done to get the optimized parasitic capacitance and resistance model and validity of the model is verified by three-dimensional (3-D) field solver Synopsys Raphael software. For utility of the developed model, some circuit implementation is done in h-spice simulation environment.
Źródło:: World Scientific News; 2018, 113; 194-209
2392-2192
Pojawia się w:: World Scientific News
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 15.

Tytuł:: Applying shallow nitrogen implantation from rf plasma for dual gate oxide technology
Autorzy:: Bieniek, T.
Beck, R. B.
Jakubowski, A.
Głuszko, G.
Konarski, P.
Ćwil, M.
Powiązania:: https://bibliotekanauki.pl/articles/308685.pdf
Data publikacji:: 2007
Wydawca:: Instytut Łączności - Państwowy Instytut Badawczy
Tematy:: CMOS
dual gate oxide
gate stack
oxynitride
plasma implantation
Opis:: The goal of this work was to study nitrogen implantation from plasma with the aim of applying it in dual gate oxide technology and to examine the influence of the rf power of plasma and that of oxidation type. The obtained structures were examined by means of ellipsometry, SIMS and electrical characterization methods.
Źródło:: Journal of Telecommunications and Information Technology; 2007, 3; 3-8
1509-4553
1899-8852
Pojawia się w:: Journal of Telecommunications and Information Technology
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Informacja

Wyszukujesz frazę "CMOS" wg kryterium: Temat

Źródło danych

Dostawca treści

Kolekcja

Rok wydania

Wydawca

Temat

Autor

Typ dokumentu

Język