Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "ASIC" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-13 z 13
    Tytuł:
    FPGA and ASIC implementation of the algorithm for traffic monitoring in urban areas
    Autorzy:
    Szczepański, S.
    Wójcikowski, M.
    Pankiewicz, B.
    Kłosowski, M.
    Żaglewski, R.
    Powiązania:
    https://bibliotekanauki.pl/articles/202318.pdf
    Data publikacji:
    2011
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    FPGA
    ASIC
    sensor network
    Opis:
    This paper describes the idea and the implementation of the image detection algorithm, that can be used in integrated sensor networks for environment and traffic monitoring in urban areas. The algorithm is dedicated to the extraction of moving vehicles from real-time camera images for the evaluation of traffic parameters, such as the number of vehicles, their direction of movement and their approximate speed. The authors, apart from the careful selection of particular steps of the algorithm towards hardware implementation, also proposed novel improvements, resulting in increasing the robustness and the efficiency. A single, stationary, monochrome camera is used, simple shadow and highlight elimination is performed. The occlusions are not taken into account, due to placing the camera at a location high above the road. The algorithm is designed and implemented in pipelined hardware, therefore high frame-rate efficiency has been achieved. The algorithm has been implemented and tested in FPGA and ASIC.
    Źródło:
    Bulletin of the Polish Academy of Sciences. Technical Sciences; 2011, 59, 2; 137-140
    0239-7528
    Pojawia się w:
    Bulletin of the Polish Academy of Sciences. Technical Sciences
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Analizy symulacyjne układów stymulacyjnych pod kątem wykorzystania w wielokanałowych układach scalonych
    Simulation analysis of stimulation circuits for implantable multichannel integrated circuits
    Autorzy:
    Kmon, P.
    Drozd, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/155529.pdf
    Data publikacji:
    2013
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    stymulacja elektryczna
    układy wielokanałowe
    układy ASIC
    CMOS
    electrical stimulation
    multichannel circuits
    ASIC
    Opis:
    W artykule dokonano przeglądu elektronicznych układów stymulacyjnych stosowanych do elektrycznej stymulacji komórek nerwowych. Pod uwagę brane były krytyczne parametry tych bloków w kontekście ich planowanej implementacji w wielokanałowym układzie scalonym. Są to m.in. rozrzuty prądów stymulacyjnych, pobór mocy tych układów, stopień komplikacji układowej czy też zajętość powierzchni krzemu. Przedstawione są podstawowe parametry i wymagania dotyczące układów stymulacyjnych oraz wyniki symulacyjne trzech powszechnie stosowanych architektur zaimplementowanych w technologii CMOS 180nm.
    The paper presents a review of stimulation circuits dedicated to multichannel implantable electrical stimulation of large population of neuronal cells. We take into account the main requirements of such circuits, i.e. spread of generated stimulation impulses from channel to channel, power and area consumption and architecture complexity. The paper contains analysis of the main problems that may be encountered while designing current sources able to both generating currents in a broad range and satisfying requirements referring to its output resistance, low output voltage, and uniformity of generated currents. Three most popular architectures of current stimulators are taken into consideration: solution with two independently controlled positive and negative currents and two solutions where one of the currents is generated as the copy of the second one. Simulations were carried out with use of the Cadence environment and the CMOS 180nm process was taken into account. The simulation results followed by the conclusions are presented at the end of the paper.
    Źródło:
    Pomiary Automatyka Kontrola; 2013, R. 59, nr 3, 3; 243-246
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Testy systemu do obrazowania cyfrowego umożliwiającego pracę z promieniowaniem X o dużym natężeniu i selekcję energetyczną fotonów
    Tests of system for digital imaging with the X-ray of high intensity and selection of photon energy
    Autorzy:
    Gryboś, P.
    Maj, P.
    Szczygieł, R.
    Świentek, K.
    Ramello, L.
    Rodriguez, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/153098.pdf
    Data publikacji:
    2007
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    układy ASIC
    detektory krzemowe
    techniki obrazowania cyfrowego
    ASIC
    silicon strip detectors
    digital imaging
    Opis:
    W pracy przedstawiono budowę i wyniki testów zintegrowanego modułu do obrazowania cyfrowego umożliwiającego pracę z promieniowaniem X o dużym natężeniu i selekcje fotonów w zależności od ich energii. Elementem detekcyjnym modułu jest paskowy detektor krzemowy, z którego informacja jest odbierana i przetwarzana przez wielokanałowe specjalizowane układy scalone o architekturze binarnej. Uzyskane wyniki pomiarów 128 kanałowego modułu potwierdzają bardzo dobrą jednorodność poszczególnych kanałów, niski poziom szumów elektroniki odczytu oraz jej poprawną pracę również w przypadku bardzo dużej częstości impulsów wejściowych.
    The paper presents construction and tests of integrated module for digital X-ray imaging. This module could work with high X-ray intensity and selects photons according their energy. The module consists of silicon strip detector and ASICs of binary architecture. The measurement results of 128-channel module show its good noise parameters, uniformity of analogue parameters of multichannel ASIC and its possibility to work with high rate of input pulses.
    Źródło:
    Pomiary Automatyka Kontrola; 2007, R. 53, nr 9 bis, 9 bis; 150-152
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    CMOS Readout Circuit Integrated with Ionizing Radiation Detectors
    Autorzy:
    Szymański, A.
    Obrębski, D.
    Marczewski, J.
    Tomaszewski, D.
    Grodner, M.
    Pieczyński, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/226502.pdf
    Data publikacji:
    2014
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    readout electronics
    ASIC
    SOI
    ionizing radiation detectors
    Opis:
    This paper describes the work performed in ITE on integration in one CMOS chip the ionizing radiation detectors with dedicated readout electronics. At the beginning, some realizations of silicon detectors of ionizing radiation are presented together with most important issues related to these devices. Next, two developed test structures for readout electronics are discussed in detail together with main features of non-typical silicon proces deployed.
    Źródło:
    International Journal of Electronics and Telecommunications; 2014, 60, 1; 117-124
    2300-1933
    Pojawia się w:
    International Journal of Electronics and Telecommunications
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    64 Channel ASIC for Neurobiology Experiments
    Autorzy:
    Gryboś, P.
    Kmon, P.
    Szczygieł, R.
    Żołądź, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/226849.pdf
    Data publikacji:
    2010
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    low noise amplifier
    neural recording
    ASIC
    multichannel systems
    neurobiology experiments
    Opis:
    This paper presents the design and measurements of 64 channel Application Specific Integrated Circuits (ASIC) for recording signals in neurobiology experiments. The ASIC is designed in 180 nm technology and operates with ± 0.9 V supply voltage. Single readout channel is built of AC coupling circuit at the input and two amplifier stages. In order to reduce the number of output lines, the 64 analogue signals from readout channels are multiplexed to a single output by an analogue multiplexer. The gain of the single channel can be set either to 350 V/V or 700 V/V. The low and the high cut-off frequencies can be tuned in 9 ÷ 90 Hz and in the 1.6 ÷ 24 kHz range respectively. The input referred noise is 7 µV rms in the bandwidth 90 Hz - 1.6 kHz and 9 µ V rms in the bandwidth 9 Hz - 24 kHz. The single channel consumes 200 µW of power and this together with other parameters make the chip suitable for recording neurobiology signals.
    Źródło:
    International Journal of Electronics and Telecommunications; 2010, 56, 4; 375-380
    2300-1933
    Pojawia się w:
    International Journal of Electronics and Telecommunications
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Capacitive MEMS accelerometer with open-loop switched-capacitor readout circuit
    Autorzy:
    Szermer, M.
    Amrozik, P.
    Zając, P.
    Maj, C.
    Napieralski, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/397869.pdf
    Data publikacji:
    2017
    Wydawca:
    Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
    Tematy:
    MEMS
    ASIC
    accelerometer
    integrated circuit
    balance disorders
    akcelerometr
    układy scalone
    zaburzenia równowagi
    Opis:
    MEMS are one of the fastest developing branch in microelectronics. Many integrated sensors are widely used in smart devices i.e. smartphones, and specialized systems like medical equipment. In the paper we present the main parts of a system for measuring human movement which can be used in human balance disorder diagnosis. We describe our design of capacitive accelerometers and dedicated switched-capacitor readout circuit. Both will be manufactured as separate chips in different technological processes. The principle of operation, schematics and layouts of all parts of the system are presented. Preliminary simulations show that the proposed designs are applicable for the considered medical device.
    Źródło:
    International Journal of Microelectronics and Computer Science; 2017, 8, 4; 139-145
    2080-8755
    2353-9607
    Pojawia się w:
    International Journal of Microelectronics and Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    ASIC implementation of high efficiency 8-bit 'OctaLynx' RISC microprocessor
    Implementacja 8-bitowego mikroprocesora "OctaLynx" typu RISC w układzie ASIC
    Autorzy:
    Frankiewicz, M.
    Gał, R.
    Gołda, A.
    Brzozowski, I.
    Kos, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/158713.pdf
    Data publikacji:
    2012
    Wydawca:
    Sieć Badawcza Łukasiewicz - Instytut Elektrotechniki
    Tematy:
    mikrokontroler
    RISC
    ASIC
    CMOS
    liczniki
    USART
    SPI
    Verilog
    microcontroller
    imers/Counters
    Opis:
    The paper presents structure of 8-bit RISC microcontroller with 16-bit address bus called OctaLynx. The processor behavior is described by Verilog hardware description language and was fabricated as ASIC in CMOS LF 0.15 m (1.8 V) technology. Before fabrication FPGA tests were run. The integrated circuit consists of the core and some peripherals (8-bit general purpose input-output ports, timers/counters, USART, SPI).The controller was designed for tests of the dynamic power management systems.
    Artykuł prezentuje strukturę 8-bitowego mikrokontrolera typu RISC z 16-bitową magistralą adresową nazwanego OctaLynx. Procesor został zaprojektowany z użyciem języka opisu sprzętu Verilog oraz sfabrykowany jako układ ASIC w technologii CMOS LF 0,15 m (1,8 V). Przed fabrykacją wykonane zostały testy w układzie FPGA. Zbudowany układ scalony składa się z jądra i peryferiów (8-bitowych portów I/O, liczników, SPI, USART). Kontroler przeznaczony jest do testów systemów dynamicznego zarządzania mocą w układzie.
    Źródło:
    Prace Instytutu Elektrotechniki; 2012, 260; 241-253
    0032-6216
    Pojawia się w:
    Prace Instytutu Elektrotechniki
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    A sub-µ W conductance converter for bioimplantable devices
    Autorzy:
    Miranda, N.
    Morais, R.
    Powiązania:
    https://bibliotekanauki.pl/articles/397863.pdf
    Data publikacji:
    2010
    Wydawca:
    Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
    Tematy:
    pomiar przewodności
    typ elektronicznych układów scalonych
    conductance measurement
    biologic tissue micro-power
    ASIC
    Opis:
    This article describes a new electrical conductance converter method suitable for very low power applications, where energy constraints prevail over speed and measurement accuracy. This method gathers voltage integration and shopper stabilization techniques to process noisy Ion level signals and overcome severe limitations of weak inversion channel CMOS circuitry. Main features, tradeoffs and upgrades are exploited. Besides that, the paper presents the circuit schematics for a standard 0.35 µm CMOS implementation. Post-layout simulations show a total current consumption lower than 750nA, including current source excitation inherent to the conductance measurement. Such low power consumption allows measuring several physical parameters using self-powered wireless sensors networks.
    Źródło:
    International Journal of Microelectronics and Computer Science; 2010, 1, 3; 236-240
    2080-8755
    2353-9607
    Pojawia się w:
    International Journal of Microelectronics and Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    System of biomedical signal measurement for psychological profiling of soldiers
    Autorzy:
    Różanowski, K.
    Lewandowski, J.
    Kleczkowski, J.
    Sondej, T.
    Powiązania:
    https://bibliotekanauki.pl/articles/398061.pdf
    Data publikacji:
    2015
    Wydawca:
    Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
    Tematy:
    ASIC
    biomedical electronics
    health-chip
    psychological profiles
    elektronika biomedyczna
    chip zdrowia
    profile psychologiczne
    Opis:
    We present a project of a system of biological signal measurement for psychological profiling of soldiers. The system consists of specialized modules divided into measurement, communications, and powering blocks. The individual devices of the system communicate with one another thorough a dedicated protocol based on the CAN bus interface. The measurement system was designed as a portable, battery-powered device that could be attached to clothing. Apart from hardware, the system comprises a number of desktop and server applications. For data processing and storage, a number of dedicated applications were designed ranging from server applications to mobile user applications. In the article, we review mechanisms that employ genetic algorithms for a determination of the set of traits of an optimal psychological profile. Moreover, we describe ways of remote transmission of information to data bases with the use of the GPRS system. The presented system is designed as a specialized SOC integrated circuit.
    Źródło:
    International Journal of Microelectronics and Computer Science; 2015, 6, 4; 148-151
    2080-8755
    2353-9607
    Pojawia się w:
    International Journal of Microelectronics and Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Specjalizowane hybrydowe sterowniki dla zastosowań w urządzeniach elektrycznych i technice świetlnej
    Application specific hybrid drivers for electrical devices and light engineering
    Autorzy:
    Gondek, J.
    Kordowiak, S.
    Mysiński, W.
    Powiązania:
    https://bibliotekanauki.pl/articles/376767.pdf
    Data publikacji:
    2016
    Wydawca:
    Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
    Tematy:
    sterowniki zintegrowane
    sterowniki programowalne
    ASIC
    PWM
    świetlówki
    lampy LED
    CCFL
    technika hybrydowa
    Opis:
    Technologie: hybrydowa i monolityczna układów scalonych umożliwiają opracowanie i wykonanie w zminiaturyzowanej postaci specjalizowanych sterowników, które znajdują zastosowanie w wielu aplikacjach w sprzęcie elektronicznym i oświetleniowym. Zintegrowane sterowniki pozwalają na budowę szeregu urządzeń takich jak przetwornice napięcia, układów do generacji wysokich napięć, zasilaczy do świetlówek i lamp LED, a także elektronicznych transformatorów, regulatorów obrotów silnika, narzędzi elektrycznych itp. [1, 2, 3, 8].
    The paper contains the result of research work carried out in Private Institute of Electronic Engineering together witch Cracow University of Technology. The works were dedicated for elaboration new application specific hybrid drivers for electrical devices and light engineering, thick-film technology were used.
    Źródło:
    Poznan University of Technology Academic Journals. Electrical Engineering; 2016, 88; 411-419
    1897-0737
    Pojawia się w:
    Poznan University of Technology Academic Journals. Electrical Engineering
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Ograniczenie mocy dynamicznej w architekturze sprzętowego kodera standardu JPEG2000
    Dynamic power reduction in the architecture of hardware encoder of JPEG2000 standard
    Autorzy:
    Modrzyk, D.
    Powiązania:
    https://bibliotekanauki.pl/articles/154801.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    bramkowanie sygnału zegarowego
    pobór mocy
    FPGA
    ASIC
    system-on-chip
    clock gating
    power dissipation
    Opis:
    W artykule przedstawiono ideę redukcji poboru mocy dynamicznej w złożonym układzie multimedialnym, jakim jest koder standardu JPEG2000. Idea ta opiera się na sterowaniu włączaniem i wyłączaniem sygnałów zegarowych dla odpowiednich bloków przetwarzających, za pomocą specjalizowanego modułu kontrolera mocy. Wykonane symulacje oraz analizy poboru mocy wskazują, że zastosowana metoda prowadzi do znacznej redukcji mocy dynamicznej, w porównaniu do oryginalnej architektury kodera.
    In this paper an idea of dynamic power reduction in a complex, hardware encoder of JPEG2000 standard is presented. The algorithm is based on clock gating technique. Due to sequential data flow in the encoder architecture, there are introduced clock signals, active only during computations in particular processing blocks. Switching the clock signals is performed by a specialised power manager module, instantiated at the chip level of the presented encoder. Clock signals are produced in the combinational logic, using flags from processing units that inform about compression phases in the encoder. Technology dependent clock buffers are used to eliminate "glitch" effect, during switching the clock signals. Power consumption in both, optimised and original, IP cores is measured using Xilinx XPower Analyzer 10.1, when taking into account switching activity obtained from gate level simulations of the design. The experimental results show that the proposed method leads to significant decrease in the dynamic power compared to the original encoder architecture. The described technique can be implemented in both FPGA and ASIC circuits.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 793-795
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Analiza szumowa kanału odczytowego przeznaczonego do wielokanałowych układów scalonych dedykowanych do eksperymentów neurobiologicznych
    Noise of the recording channel dedicated to the multichannel integrated circuits for neurobiology experiments
    Autorzy:
    Kmon, P.
    Otfinowski, P.
    Powiązania:
    https://bibliotekanauki.pl/articles/408392.pdf
    Data publikacji:
    2013
    Wydawca:
    Politechnika Lubelska. Wydawnictwo Politechniki Lubelskiej
    Tematy:
    wielokanałowe układy scalone
    ASIC
    eksperymenty neurobiologiczne
    szumy napięciowe
    multichannel integrated circuits
    neurobiological experiments
    input referred voltage noise
    Opis:
    W artykule opisano budowę typowego kanału odczytowego wykorzystywanego do rejestracji sygnałów neurobiologicznych. Wskazano główne źródła szumów jakie występują w tego typu układach i zwrócono szczególną uwagę na metody ich minimalizowania. Prowadzona w artykule dyskusja bierze pod uwagę kluczowe parametry wpływające na odniesione do wejścia kanału odczytowego szumy, a mianowicie moc pobieraną przez kanał pomiarowy oraz zajmowaną powierzchnię krzemu. Uwzględnia przy tym typowy kanał odczytowy składający się z przedwzmacniacza napięciowego, układu próbkująco-pamiętającego i przetwornika analogowo-cyfrowego. Pobierana moc oraz zajętość powierzchni są niezmiernie istotne w odniesieniu do budowy wielokanałowego implantowanego układu scalonego przeznaczonego do rejestracji szerokiej gamy sygnałów neurobiologicznych. Artykuł zakończony jest opisem zrealizowanego układu scalonego, którego rozbudowana funkcjonalność pozwala na wykorzystanie go do rejestracji szerokiej gamy sygnałów neurobiologicznych.
    This paper presents the noise analysis of the main components of the typical recording channel dedicated to neurobiological experiments. Main noise contributors are emphasized and its noise minimization techniques are presented. Noise analysis considers the main recording channel parameters that may be crucial during multichannel recording system design. Authors also present the measurement results of the 8-channel integrated circuit dedicated to recording broad range of the neurobiological signals.
    Źródło:
    Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska; 2013, 1; 21-23
    2083-0157
    2391-6761
    Pojawia się w:
    Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    High-speed power system stability simulation using analog computation
    Autorzy:
    Nagel, I.
    Fabre, L.
    Cherkaoui, R.
    Kayal, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/398151.pdf
    Data publikacji:
    2010
    Wydawca:
    Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
    Tematy:
    mikroelektroniczna emulacja
    symulacja wysokiej prędkości
    przemijająca stabilność systemu elektroenergetycznego
    obliczenia analogowe
    microelectronic emulation
    high-speed simulation
    power system transient stability
    analog computation
    ASIC
    Opis:
    This paper presents a microelectronic emulation approach for high-speed power system computation. First, the problems of existing power system simulators are detailed. This shows that microelectronic emulation is a possible solution for solving the speed problems of existing simulators. Second, this paper presents one specific emulation approach, the so-called AC emulation approach. The ultimate objective of the AC emulation approach is the realization of a power system emulator which reproduces simultaneously a large number of phenomena of different time constants or frequencies with a much higher speed than real time. Frequency dependence of the elements is preserved and the signals propagating in the emulated network are the shrunk or downscaled current and voltage waves of the real power network. The models of the power network components are detailed. Special attention is paid to the generator model which was shown to introduce a systematic error. This systematic error is quantified, analyzed and optimized. Moreover behavioral simulation results confirm the feasibility of this approach which in turn lays the foundation for such an emulator.
    Źródło:
    International Journal of Microelectronics and Computer Science; 2010, 1, 2; 180-187
    2080-8755
    2353-9607
    Pojawia się w:
    International Journal of Microelectronics and Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-13 z 13

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies