Temat: logic synthesis - Katalog OPAC zbiorów

Skocz do pozycji: 1.

Tytuł:: Method of Logical Synthesis of Integrated Circuits in basis K-PLA
Autorzy:: Novikov, S.
Powiązania:: https://bibliotekanauki.pl/articles/92848.pdf
Data publikacji:: 2006
Wydawca:: Uniwersytet Przyrodniczo-Humanistyczny w Siedlcach
Tematy:: logical synthesis of circuits
programmable logic array
PLA
Źródło:: Studia Informatica : systems and information technology; 2006, 1(7); 247-253
1731-2264
Pojawia się w:: Studia Informatica : systems and information technology
Dostawca treści:: Biblioteka Nauki

Artykuł

Skocz do pozycji: 2.

Tytuł:: Many-Valued Gates for Reducing the Chip-Area of Integrated Circuits
Autorzy:: Novikov, S.
Powiązania:: https://bibliotekanauki.pl/articles/92803.pdf
Data publikacji:: 2007
Wydawca:: Uniwersytet Przyrodniczo-Humanistyczny w Siedlcach
Tematy:: programmable logic array
logical synthesis
semi-custom integrated circuit
many valued gate
reducing of chip-area
Opis:: In this paper are proposed new many-valued gates K-PLA, T(2/K) and T(K/2) for a logical synthesis of digital integrated circuits. The semi-custom integrated circuit K-PLA has the architecture of a Programmable Logic Array of a type AND-OR and includes new K-valued valves MAX, MIN and GATE(A,j). A gate T(2/K) ( T(K/2)) is intended for transformation binary (K-valued ) entrance words into K-valued (binary) output words. The method of the logical synthesis with the use K-PLA, T(2/K) and T(K/2) allows to reduce nearly three times the chip-area, which is essential for placing of the circuit’s realization of the system of partial Boolean functions .
Źródło:: Studia Informatica : systems and information technology; 2007, 1(8); 7-17
1731-2264
Pojawia się w:: Studia Informatica : systems and information technology
Dostawca treści:: Biblioteka Nauki

Artykuł

Informacja