Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "procesor" wg kryterium: Temat

  Lista filtrów
Wyrównaj
Wyświetlanie 1-15 z 16
Tytuł:
Integracja narzędzi przetwarzania sygnałów pakietu MATLAB/Simulink oraz środowiska CoDeveloper w projektowaniu aplikacji wbudowanych z użyciem FPGA
Integration of MATLAB/Simulink signal processing with CoDeveloper FPGA C based programming tool for embedded system design
Autorzy:
Garncarek, S.
Olech, B.
Powiązania:
https://bibliotekanauki.pl/articles/154734.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
rekonfigurowalne tablice logiczne
systemy wbudowane
procesor konwergentny
FPGA
embedded systems
convergent procesor
Opis:
Celem prezentowanej pracy była analiza wykonalności, a następnie zaprojektowanie, implementacja i przetestowanie oryginalnego oprogramowania wpierającego proces projektowania systemów wbudowanych. Chodziło o możliwość połączenia zalet oprogramowania narzędziowego szybkiego wytwarzania aplikacji rekonfigurowalnych (CoDeveloper; Impulse) z możliwościami narzędzi graficznego projektowania i obrazowania (MATLAB/Simulink). Założony cel został osiągnięty.
Computation platforms of embedded systems evolved, from being based on traditional microcontrollers and signal processors separately, to complex systems built with FPGA devices [1, 2]. However, complexity of hardware description languages and hardware skills requirements were the major limitations of generalization of these naturally evolved platforms in embedded systems design. The solution was to create tools that could give software developers a possibility to use the potential of programmable logic devices without considerable knowledge of hardware and hardware description languages [5]. This work presents an idea of bridging two different design tools; CoDeveloper [9] and MATLAB/Simulink [8] in context convergent processor paradigm [3, 4]. As the result, virtually new environment (Integrating Application) for devel-opment, simulation and verification of digital signal processing algorithms in embedded system domain was created. Fig. 1 shows the block diagram of Integrating Application structure in which it is possible to exchange data in real time with reconfigurable embedded system hardware being under development. Connection of these two tools allows getting additional features that support development process, and which are beyond the basic sum of features originally offered by these tools separately. Smulink models can represent Impulse C models, to mention the one characteristic.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 761-764
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Aplikacja wspomagająca projektowanie struktury procesorów programowalnych w układach FPGA
FPGA soft processor design tool
Autorzy:
Kapruziak, M.
Powiązania:
https://bibliotekanauki.pl/articles/154775.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
procesor programowalny
FPGA
soft processor
Opis:
Przejście z implementacji systemu na mikroprocesorze do wykorzystania układu FPGA jest często trudne. Zazwyczaj nie opłaca się poświęcenie czasu na przepisanie kodu już zaimplementowanych algorytmów. Skuteczniejszym rozwiązaniem jest przeniesienie samej struktury oryginalnego procesora do wnętrza układu FPGA. Zadanie przeniesienia struktury można częściowo zautomatyzować i przyspieszyć proponując właściwą aplikację wspomagającą. Aplikacja taka mogłaby także być efektywną pomocą dydaktyczną do prezentacji i eksperymentowania na różnych architekturach komputerów. W artykule przedstawiono propozycją właśnie takiej aplikacji.
While improving current projects, transition form microprocessor based system to FPGA is often not straightforward. Time spent on code rewriting is not usually considered cost-effective. It seems to be more effective to implement the structure of a considered processor directly on FPGA and transfer the code unmodified. The task of cloning a real processor into FPGA structure could be partly automated and shortened by the right programming environment. Such environment could also serve as a helpful and efficient teaching tool, allowing students to see architecture at work and experiment with its own modifications. In the paper such an environment is presented. It is partially inspired by LISA project [1], but opposed to that the author tries not to put a user too far away from the resulting code. This environment is rather a time-saving code generator for schematical tasks (Fig. 1). As such, it allows defining the general structure of the resulting Verilog code (Fig. 3) and the parameters for ALU, control unit and bus address space (Figs. 4, 5, 6). Figs. 7 and 8 show examples of the resulting codes. The application is currently mainly used for teaching purposes but is planned to be developed to help in automatic project transformation from microcontrollers to FPGA SoC designs.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 758-760
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Mikroprocesor PicoBlaze na platformie CPLD w dydaktyce systemów wbudowanych
PicoBlaze microprocessor CPLD implementation for teaching embedded systems
Autorzy:
Łazoryszczak, M.
Powiązania:
https://bibliotekanauki.pl/articles/156507.pdf
Data publikacji:
2012
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
procesor programowy
CPLD
soft processor
Opis:
W artykule przedstawiono wybrane aspekty implementacji mikroprocesora PicoBlaze na platformie uruchomieniowej CoolRunner-II CPLD Starter Kit. Szczególną uwagę poświęcono obsłudze portów wejścia/wyjścia, a także wykorzystaniu elementów wbudowanych w platformę, uwzględniając także zewnętrzne moduły rozszerzające. Ograniczenia zasobów układu CPLD wymagają praktycznego zastosowania dekompozycji funkcjonalnej systemu. Jako przykłady aplikacji przedstawiono sterowanie diodami oraz wbudowanym wyświetlaczem siedmiosegmentowym.
In this paper selected aspects of soft processor implementation in CPLD platform are presented. The processor considered here is PicoBlaze. The code of this model is available from Xilinx after registration. The hardware platform is CoolRunner-II CPLD Starter Kit. It is possible to extend simply the base configuration of the board with number of additional modules called Pmods (Fig. 1). The paper presents the main features of PicoBlaze from the teaching of embedded systems point of view. A few paragraphs show the organization of I/O ports and possibilities of their modifications (Fig. 2). Next the main flow of project files is shown (Fig. 3) including compilation and implementation processes. There are three applications used for compare purposes. The first one is the empty loop, the second one is "moving" LED and the third one is seven segment display control. The sample way of modifying selected project files in order to change available I/O ports is presented. Fig. 5 shows the RTL level schematic of the system running LED display control application with particular emphasis on I/O handling. The limitations of implementations as well as advantages of the proposed approach are shown. The main advantage for teaching embedded systems is necessity of common hardware and software design in case of adapting to the platform constraints.
Źródło:
Pomiary Automatyka Kontrola; 2012, R. 58, nr 7, 7; 638-640
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zintegrowany odbiornik cyfrowy spektrometru EPR
Integrated Digital Receiver for the EPR Spectrometer
Autorzy:
Froncisz, W.
Gurbiel, R.
Kasperek, J.
Kozioł, J.
Kucharzyk, M.
Rajda, P. J.
Powiązania:
https://bibliotekanauki.pl/articles/155675.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
FPGA
procesor wbudowany
PowerPC
EPR
embedded processor
Opis:
W pracy przedstawiono koncepcję zintegrowanego, cyfrowego odbiornika spektrometru EPR (elektronowego rezonansu paramagnetycznego), przeznaczoną do realizacji w technologii SoC na platformie Virtex-II Pro. Krótko opisano środowisko eksperymentu EPR, skupiając się na interesujących aspektach projektu, m.in. wykorzystaniu wbudowanego procesora. Zaprezentowano budowę całego systemu przetwarzania danych, składającego się z: interfejsu szybkiego przetwornika analogowo-cyfrowego, jednostki wstępnego przetwarzania (akumulacji) danych oraz wbudowanego procesora PowerPC 405, realizującego końcową obróbkę danych. Omówiono interesujące szczegóły konstrukcyjne interfejsu przetwornika, strukturę bloku wstępnej akumulacji danych, blok sterownika oraz podsystem sygnałów zegarowych. Przedstawiono także architekturę nadrzędnego systemu procesorowego, opartego na mikroprocesorze PowerPC. Opisano metodologię i wykorzystane narzędzia projektowe, jak również sposób weryfikacji układu i wyniki testów.
The paper describes a design of an integrated digital receiver for the Electron Paramagnetic Resonance spectrometer. The design, based on a SoC technology, utilizes the PowerPC processor embedded in the Virtex-II Pro FPGA. Description shortly introduces an experimental environment (Fig. 1), focusing on interesting FPGA design issues. Two concepts of the device are presented. The first one was developed with the use of DSP (Fig. 2), and another includes an embedded microprocessor (Fig. 3). The design of FPGA includes a digital interface for fast, 800Msps analog-to-digital converter. Another important part of the design is a digital signal preprocessing unit, allowing fast, multiple data accumulation for separation weak signals from the noise. There are also given some details on construction of dual-ported accumulation buffers, accumulation controller and clocking system. Additionally the unit provides some means to control the remaining part of a measurement device as well as the pulse stimulation generator.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 89-91
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
System przetwarzania i wizualizacji sygnałów szybkozmiennych wykorzystujący proces sygnałowy
System for processing and visualization of high speed signals using signal processor
Autorzy:
Głomb, G.
Borkowski, J.
Mroczka, J.
Powiązania:
https://bibliotekanauki.pl/articles/158348.pdf
Data publikacji:
2004
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
oscyloskop cyfrowy
analizator widma
procesor sygnałowy
FFT
digital oscilloscope
spectrum analyser
signal processor
Opis:
W niniejszej pracy został przedstawiony system przetwarzania i wizualizacji sygnałów szybkozmiennych wykorzystujący procesor syganłowy i komputer PC. Omówiono strukturę poszczególnych bloków tego systemu oraz funkcje jakie realizują. W celu prezentacji funkcjonalności i elastyczności systemu została w nim zaimplementowana aplikacja oscyloskopu cyfrowego z analizatorem widma.
In this paper the system for processing and visualization of high speed signals using signal processor and PC computer was presented. The structure of the system blocks and realized functions were discussed. A block diagram of this system was shown. To present functionality and flexibility of this system the application of the digital oscilloscope with the spectrum analyser was implemented. In a screenshot of the ADLab software that controls the digital oscilloscope on the PC computer was shown.
Źródło:
Pomiary Automatyka Kontrola; 2004, R. 50, nr 7-8, 7-8; 32-34
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Akceleracja obliczeń komputerowych za pomocą układów graficznych z wykorzystaniem technologii CUDA
Computing acceleration based on application of the CUDA technology
Autorzy:
Stefanowicz, Ł.
Wiśniewski, R.
Wiśniewska, M.
Powiązania:
https://bibliotekanauki.pl/articles/155246.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
procesor
obliczenia
równoległość
CPU
GPU
CUDA
multimedia
iteracja
wielowątkowość
processor
computing acceleration
parallelism
iteration
multithreading
Opis:
W artykule zaprezentowano możliwość zastosowania układów graficznych celem przyspieszenia obliczeń komputerowych. Przedstawiono technologię oraz architekturę CUDA firmy nVidia, a także podstawowe rozszerzenia względem standardów języka C. W referacie omówiono autorskie algorytmy testowe oraz metodykę badań, które przeprowadzono w celu określenia skuteczności akceleracji obliczeń komputerowych z wykorzystaniem procesorów graficznych GPU w porównaniu do rozwiązań tradycyjnych, opartych o CPU.
The paper deals with application of the graphic processor units (GPUs) to acceleration of computer operations and computations. The traditional computation methods are based on the Central Processor Unit (CPU), which ought to handle all computer operations and tasks. Such a solution is especially not effective in case of distributed systems where some sub-tasks can be performed in parallel. Many parallel threads can accelerate computing, which results in a shorter execution time. In the paper a new CUDA technology and architecture is shown. The presented idea of CUDA technology bases on application of the GPU processors to compu-tation to achieve better performance in comparison with the traditional methods, where CPUs are used. The GPU processors may perform multi-thread calculation. Therefore, especially in case of tasks where concurrency can be applied, CUDA may highly speed-up the computation process. The effectiveness of CUDA technology was verified experimentally. To perform investigations and experiments, the own test modules were used. The library of benchmarks consists of various algorithms, from simple iteration scripts to video processing methods. The results obtained from calculations performed via CPU and via GPU are compared and discussed.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 954-956
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Efekt rozpraszania podpowierzchniowego z wykorzystaniem programowalnego procesora graficznego
GPU based subsurface scattering effect
Autorzy:
Tomaszewska, A.
Stefanowski, K.
Powiązania:
https://bibliotekanauki.pl/articles/155016.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
podpowierzchniowe rozpraszanie światła
percepcja
programowalny procesor graficzny
grafika komputerowa
subsurface scattering
perception
graphics processing unit
computer graphics
Opis:
W artykule zaprezentowano sposób obliczania w czasie rzeczywistym efektu podpowierzchniowego rozpraszania światła w obiektach częściowo przeźroczystych przy zwróceniu szczególnej uwagi na wydajność obliczeniową algorytmu. Algorytm zaprojektowanego pod kątem implementacji sprzętowej realizowanej na programowalnym procesorze graficznym. Dane przekazywane są do GPU w postaci zmiennych (uniform i attribute), gdzie wykorzystywane są do dalszych obliczeń. Porównanie wydajności prezentowanego podejścia z innymi algorytmami przedstawiono w podsumowaniu artykułu.
In the paper there is presented the spherical harmonics (SH) based method for subsurface scattering and its GPU-based implementation. The described approach is modification of the Green's algorithm [1]. The 3D model thickness was encoded for each vertex in every possible direction. The algorithm is divided into two parts: the preprocessing executed on CPU and the visualization stage designed for GPU. The tests were carried out and described. They revealed the effectiveness of the obtained results. To verify the results, they were compared with those obtained from other algorithms. The results show efficiency benefits of the authors' algorithm in comparison with the comparable quality approaches. Moreover, the modification of the Green`s algorithm improves the quality of the subsurface scattering effect, as the unnatural effect of sharp curves visible on the final images is reduced. It is possible because in this approach the way the light goes through an object depends on the model thickness. The paper is organized as follows. In Section 2 the previous works are discussed. In Section 3 the application of subsurface scattering based on the spherical harmonics and its hardware implementation are presented. Section 5 shows the obtained results. At the end of the paper there are given some concluding remarks.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 930-932
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Aplikacja transformacji SPWVD w pomiarach jakości energii elektrycznej z wykorzystaniem procesora DSP
The application of SPWVD transformation in power quality measurements with DSP processor use
Autorzy:
Szmajda, M.
Mroczka, J.
Powiązania:
https://bibliotekanauki.pl/articles/153262.pdf
Data publikacji:
2006
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
jakość energii elektrycznej
transformacja Wignera-Ville'a
procesor DSP
power quality
Wigner-Ville transformation
DSP processor
Opis:
W artykule przedstawiono badania dotyczące zastosowania wygładzonej pseudo-transformacji Wignera-Ville'a w pomiarach wybranych parametrów jakości energii elektrycznej. Przeprowadzono analizę wyników badań transformacji najczęściej występujących zakłóceń sygnału elektroenergetycznego takich jak: harmoniczne, wolne (zapady, podwyższenia napięcia) i szybkie zmiany napięcia (fliker) oraz przepięcia przejściowe sinusoidalne eksponencjalnie tłumione. "Sygnałem elektroenergetycznym" autorzy nazywają sygnał sinusoidalny o częstotliwości 50Hz oraz nominalnej wartości skutecznej 230V, mający na celu modelować przebieg napięcia sieci zasilającej niskiego napięcia. Zaprezentowano również aplikację metody w systemie mikroprocesorowym zbudowanym w oparciu o procesor sygnałowy DSP.
The paper presents the research concerning the Smoothed Pseudo Wigner-Ville Distribution in power quality parameters measurement. Also, some investigations of SPWVD results of most frequently appearing disturbances in the power network were done. The disturbances include harmonics, slow (sags, swells) and fast voltage changes (flicker) and fast transients. The application of the method in DSP microprocessor system were presented.
Źródło:
Pomiary Automatyka Kontrola; 2006, R. 52, nr 10, 10; 70-72
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Metoda usuwania duchów na przykładzie akwizycji obrazów HDR z wykorzystaniem wspomagania sprzętowego GPU
Ghosts removal approach for high dynamic range images acquisition based on GPU
Autorzy:
Tomaszewska, A.
Markowski, M.
Powiązania:
https://bibliotekanauki.pl/articles/154035.pdf
Data publikacji:
2009
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
usuwanie duchów
programowalny procesor graficzny
akwizycja obrazów HDR
ghosts removal
graphics processing unit
HDR images acquisition
Opis:
W artykule zaprezentowano szybką i w pełni automatyczną technikę wykrywania i usuwania duchów, powstających w wyniku składania sekwencji zdjęć danej sceny. Prezentowane podejście umożliwia rejestrację sceny bez konieczności wykorzystania specjalistycznego sprzętu. Działanie algorytmu zaprojektowanego pod kątem implementacji sprzętowej z wykorzystaniem procesora GPU oraz zaprezentowano na przykładzie algorytmu akwizycji obrazów o szerokim zakresie dynamiki, weryfikując jego poprawność za pomocą algorytmu HDR VDP.
In the paper we present the method for fast and full automatic approach for ghosts removal on programmable graphics hardware. The technique is based on probability maps that are calculated with comparison function from sequences of hand-held photographs. In practice, several basic problems occur when taking an image sequence. First, the camera is moving which causes images to misalign. This results in a blurry image. Secondly, objects are in movement causing ghost artifacts. In the paper we present a technique for acquisition of non-static scenes. The algorithm we implement as a part of system for acquisition of hand-held high dynamic range (HDR) images. Our application of this technique allows to create correct HDR image based on a simple sequence of the LDR (Low Dynamic Range) photographs with overlapped ghost regions. Additionally, the application aligns photographs and provides image de-noising. Most of computations are efficiently performed on GPU with the use of vertex and pixel shaders. We compare the performance of GPU-based implementation with standard approach and validated our results via HDR VDP (ang. High Dynamic Range Visual Difference Predicator) algorithm. The paper is organized as follows. In section 2 previous works are discussed. In section 3, the application of our HDR acquisition technique and its hardware implementation are presented. Section 4 shows achieved results. Finally we have concluded the paper.
Źródło:
Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 678-680
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wykorzystanie procesorów graficznych do szybkiego renderingu krajobrazu sferycznego
Efficient GPU-based approach to a spherical terrain rendering
Autorzy:
Tomaszewska, A.
Osobniak, O.
Powiązania:
https://bibliotekanauki.pl/articles/154799.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
generowanie terenu
programowalny procesor graficzny
technologia CUDA
geometry clipmaps
terrain generation
graphics processing unit
CUDA technology
Opis:
W artykule zaprezentowano sposób generowania w czasie rzeczywistym planety o dużej powierzchni oraz wysokim poziomie szczegółowości. Algorytm opracowano na podstawie techniki wykorzystującej mapy obcięcia geometrii, umożliwiając generowanie na bieżąco dowolnego wycinka terenu na podstawie parametrów ustawienia kamery. Algorytm zaprojektowano pod kątem implementacji sprzętowej z wykorzystaniem programowalnego procesora graficznego oraz technologii CUDA.
In the paper there is presented a fast method for large and detailed spherical terrain rendering. Rendering terrain with a high degree of realism is an ongoing need in real-time computer graphics applications. To render scenes of increased sizes and complexity, several terrain rendering algorithms have been proposed in the literature. One of the recent techniques called geometry clipmaps relies on the position of the viewpoint to create multi-resolution representation of the terrain, using nested meshes. In [1] there is proposed very efficient, GPU based approach of this technique for large terrain models. In the paper there are presented techniques which combine procedural approach and geometry clipmaps together. It enables rendering an arbitrary piece of terrain on fly based on the camera parameters. To improve the algorithm efficience most computations were performed on GPU with use of vertex and pixel shaders and CUDA technology. The paper is organized as follows: Section 2 discusses the previous works, Section 3 presents the application of procedural terrein generetion based on the clipmaps and its hardware implementation, whereas the results obtained are given in Section 4. Thge conclusions are presented at the end of the paper.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 790-792
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Symulacja układu dynamicznego z wykorzystaniem procesora ARM
Simulation of a dynamic system implemented on ARM processor
Autorzy:
Nowik, M.
Powiązania:
https://bibliotekanauki.pl/articles/152644.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
symulacje układów dynamicznych
procesor ARM
symulacje w czasie rzeczywistym
dynamic system simulations
ARM processors
real-time simulations
Opis:
W artykule opisano etapy wykonania interaktywnej symulacji zachowania mechanicznego obiektu dynamicznego na przenośnej platformie z procesorem ARM. Zamierzeniem autora było praktyczne zbadanie przydatności mikrokontrolera do tego typu zastosowań. W przyszłości podobna platforma ma zostać użyta w przenośnym urządzeniu pomiarowym. Pewien etap algorytmu realizowanego przez nie, będzie stanowiło rozwiązanie odwrotnego zagadnienia przewodzenia ciepła.
The paper describes all stages of interactive simulation imitating behaviour of a mechanical dynamic system. The aim is to prove that such computations can be run on a low cost ARM processor. At first the dynamic system is described with differential equations (Section 2). The simulations were performed using Matlab (Section 3). All parameters of the simulated system were selected. The solution was found using different solvers (ode45, RK2, RK4, Euler) and the most suitable one was chosen for the following stages. The code was rewritten in C language and compiled to ARM machine code. In order to let the user affect the simulations, the platform peripherials were enriched by adding an accelerometer. In the paper one can find all necessary equations, the system trajectories obtained when using different solvers and photos of the working platform. As mentioned before, the simulations include a practical test of the CortexM3 processor that was chosen to build the advanced measurement equipment. In future the machine should be able to solve the inverted heat transfer problem.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 8, 8; 890-892
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Projektowanie procesora sekwencyjnego i symulacja w środowisku MATLAB/simulink
Sequential processor design and simulation in MATLAB/Simulink environment
Autorzy:
Szostek, K.
Powiązania:
https://bibliotekanauki.pl/articles/157661.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
procesor sekwencyjny
automat sekwencyjny
funkcje logiczne
Matlab Simulink
sequential processor
finite state machine
logic function
MATLAB Simulink
Opis:
W artykule omówiono projekt procesora dedykowanego do realizacji tabeli przejść i wyjść dowolnego automatu sekwencyjnego. Celem budowy było skonstruowanie procesora o jak najprostszej budowie reprezentującego podstawowe cechy procesora oraz zaprojektowanie takiego procesora i uruchomienie w środowisku Matlab/simulink. Założono, że projektowany procesor powinien realizować dowolny automat Moore'a, lub Mealy'ego. Proces projektowania został podzielony na części. Osobno zostały zaprojektowane poszczególne części składowe realizujące przypisane zadania. Wyróżniono następujące części składowe: licznik pamięci, akumulator, moduły wejścia wyjścia, moduł funkcji logicznej NXOR, moduł ustawiania jedynek do akumulatora oraz układ sterujący CU. Poszczególne części procesora są to logiczne układy sekwencyjne i kombinacyjne. Do budowy automatów kombinacyjnych zostały wykorzystane bloki Combinational logic programu Matlab/simulink. W artykule został przedstawiony schemat blokowy przedstawiający wszystkie składowe procesora oraz układ sterujący CU (Control unit), który jest najbardziej złożoną częścią składową procesora.
This paper discusses the design of a processor dedicated to the implementation of the state table and output table of finite-state machines. The aim was to construct a CPU of simplest construction that represents the basic processor features and run it in the Matlab/simulink environment. It was assumed that the processor should be designed to implement any Moore or Mealy machines. The design process is divided into parts. Components performing assigned tasks were individually designed. They are: memory counter, accumulator, input-output blocs, logical NXOR function module, module setting the ones for the accumulator and control unit CU. The different parts of the processor are combination and sequential logic machines. Combinational logic blocks of Matlab/Simulink were used for the construction of the combinatorial machines. In the paper a block diagram showing all components of the processor and the control unit CU is shown. The control unit is the most complex part of the processor.
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 10, 10; 1061-1063
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wspomaganie sprzętowe do wyznaczenia statystyk obrazów naturalnych wyższego rzędu
GPU-based natural images statistics calculation
Autorzy:
Tomaszewska, A.
Powiązania:
https://bibliotekanauki.pl/articles/155066.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
statystyki obrazów naturalnych
system wizualny człowieka
programowalny procesor graficzny
GPGPU
natural image statistics
human visual system
graphics processing unit
Opis:
Statystyki obrazów naturalnych, definiowanych jako nieprzetworzone obrazy rejestrowane przez człowieka, charakteryzują się dużą regularnością. Ich cechy wykorzystywane są w wielu aplikacjach grafiki komputerowej takich jak usuwanie szumu, czy kompresja. W artykule przedstawiono algorytm do szybkiego obliczenia statystyk wyższego rzędu na podstawie współczynników falek z wykorzystaniem programowalnego procsora graficznego. W rezultatach przedstawiono wyniki przyspieszenia uzyskanego przy wykorzystaniu GPU w porównaniu z implementacją na CPU.
A natural image is unprocessed reproduction of a natural scene observed by a human. The Human Visual System (HVS), during its evolution, has been adjusted to the information encoded in natural images. Computer images are interpreted best by a human when they fit natural image statistics that can model the information in natural images. The main requirement of such statistics is their striking regularity. It hepls separate the information from noise, reconstruct information which is not avaiable in an image, or only partially avaiable. Other applications of statistics is compression, texture synthesis or finding distortion model in image like blur kernel. The statistics are translation and scale invariant, therefore a distribution of statistics does not depend on the object position in the image and on its size. In this paper there are presented higher order natural image statistics calculations based on GPU. The characteristic of the statistics is that they are independent of the scale and rotation transformations. Therefore, they are suitable for many graphic applications. To analyze images there is used statistics computed in the wavelet domain and there is considered the image contrast. The computation speedup is presented in the results. The paper is organized as follows: the overview of natural images sta-tistics is introduced in Section 2. In Section 3 the GPU-based implementation is described. The obtained results are given in Section 4. Finally, there are presented the concluding remarks.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 899-901
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Identyfikacja dynamiki metodą dwóch czujników w środowisku programowo-sprzętowym Matlab/Simulink-TMS320C6713 DSK
Two-sensor-method in blind identification of sensors dynamics using Matlab/Simulink and TMS320C6713 DSK
Autorzy:
Gryś, S.
Minkina, W.
Powiązania:
https://bibliotekanauki.pl/articles/152387.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
korekcja błędów dynamicznych czujnika
cyfrowy filtr adaptacyjny
algorytm RLS
procesor sygnałowy
Matlab
sensor`s dynamical error correction
digital adaptive filter
RLS algorithm
digital signal processor
Opis:
W artykule przedstawiono sposób implementacji algorytmu adaptacyjnej korekcji błędów dynamicznych metodą dwóch czujników. Zadanie zrealizowano w środowisku Matlab/Simulink z wykorzystaniem filtrów adaptacyjnych FIR ze strojeniem parametrów wg algorytmu RLS. Zastosowanie pakietu Matlab R14 pozwoliło na symulację działania elementów układu pomiarowego, a przede wszystkim, za pośrednictwem odpowiednich narzędzie programistycznych generację kodu maszynowego dla procesora sygnałowego TMS320C6713. W rezultacie korektor adaptacyjny został zrealizowany sprzętowo przez rzeczywisty procesor DSP firmy Texas Instruments umieszczony w systemie uruchomieniowym DSK.
In many cases dynamical error due to the sensor`s dynamics is a considerable part of measurement error. Therefore one of measuring system objectives is to minimize this error. If the sensor`s dynamics is time-varying due to dependence on the measured quanity then continous identification of the dynamics model and on-line error correction must be carried out. This task can be realized for example with use of a second sensor with different dynamical properies. In the paper there is presented an implementation of a two-sensor method in Matlab R14 and Simulink enviroment. The TMS320C6713 DSK system including Texas Instruments DSP processor, cooperating with Matlab/Simulink, is applied to correct the dynamical error due to sensor's dynamics.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 9 bis, 9 bis; 202-205
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Estymacja czasów wykonywania algorytmu sterującego w zależności od platformy sprzętowej na użytek diagnostyki obiektu mechanicznego
Estimation of control algorithm execution times in dependence on the hardware platform for use in mechanical object diagnostics
Autorzy:
Kozłowska, A.
Powiązania:
https://bibliotekanauki.pl/articles/157438.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
algorytm optymalizacji rojem cząstek
funkcje testowe
karta graficzna
procesor
czas obróbki
maszyny wieloosiowe
particle swarm optimization (PSO)
test functions
graphic cards
processor
processing time
multi-axis machines
Opis:
Opracowanie systemów sterowania obiektami mechanicznymi polega na znalezieniu kompromisu między szybkością działania, a wymaganą dokładnością i jest zagadnieniem o dużej złożoności obliczeniowej. W artykule przedstawiono różne implementacje algorytmu Optymalizacji Rojem Cząstek PSO (ang. Particle Swarm Optimization), który stworzono w celu uzyskania minimalnego czasu obróbki przy zachowaniu zadanej dokładności odtwarzania trajektorii ruchu. Jego działanie zostało porównane w językach: C, C++ i C# oraz na procesorze i karcie graficznej. Z przeprowadzonych badań wynika, że dla małej liczby punktów obliczenia na karcie graficznej są wolniejsze niż na procesorze.
: Finding the compromise between speed and accuracy is the most important problem in designing control systems. This is a problem of high computational complexity. The paper presents implementation of the algorithm PSO (Particle Swarm Optimization) whose action has been compared in several programming environments (C / OpenCL and C # / Cloo and in C + +) and hardware platforms (CPU and graphics card processor - GPU). PSO is able to achieve the minimum processing time and best possible mapping of a given trajectory. To compare the speed of the PSO algorithm there was made a measurement of the time of test function minimization. The paper describes three test functions commonly used to test the optimization effectiveness. The results show that for a small number of points the calculations on a graphic card are slower than those performed on the CPU. The appropriate use of available parallel computing technologies can significantly improve the characteristics of a multi-axis machine and the expenses incurred for optimization of the PSO can quickly result in important profits. It should be noted that optimization of the processing speed is most needed where the treatment is most complicated. The profit will be negligible for simple trajectories. In special cases, the optimization may extend the processing time without apparent improvement of the characteristics of trajectory mapping.
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 5, 5; 466-469
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-15 z 16

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies