Autor: Wisniewski, R. - Katalog OPAC zbiorów

Skocz do pozycji: 1.

Tytuł:: Zastosowanie hipergrafów w procesie selekcji implikantów prostych
Application of hypergraphs to the prime implicant selection process
Autorzy:: Wiśniewski, R.
Stefanowicz, Ł.
Powiązania:: https://bibliotekanauki.pl/articles/155992.pdf
Data publikacji:: 2013
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: minimalizacja funkcji logicznych
selekcja implikantów prostych
hipergraf
transwersala dokładna
minimization of Boolean functions
selection of prime implicants
hypergraph
exact transversal
Opis:: W referacie przedstawiona została nowa koncepcja selekcji implikantów prostych w procesie dwupoziomowej minimalizacji funkcji logicznych. Aktualnie znane metody selekcji bazują na połączeniu metod dokładnych z przybliżonymi. W artykule zaproponowana została nowatorska metoda selekcji, która w całości opiera się na algorytmach dokładnych, poprzez zastosowanie teorii hipergrafów. Najbardziej istotną zaletą proponowanego rozwiązania jest wielomianowa złożoność obliczeniowa całej operacji selekcji, która w przypadku ogólnym ma złożoność wykładniczą.
: In the paper a new idea for the selection of prime implicants is proposed. The method is based on the two-level minimization process of the Boolean functions, according to the Quine-McCluskey approach. Initially, the set of prime implicants for the logic function ought to be calculated. Next, the selection process is applied to achieve the minimal formula. Such an operation is a typical covering problem and in general case it has exponential computational complexity. In the paper we propose a new prime implicants selection method. An idea is based on the hypergraph theory. The prime implicants table is formed as a selection hypergraph. If the selection hypergraph belongs to the Exact Transversal Hypergraph class (xt-class), the solution may be obtained in a polynomial time, which is not possible in a general case. The proposed method is illustrated by an example. All necessary steps are shown in order to apply the proposed selection algorithm to minimize an exemplary Boolean function.
Źródło:: Pomiary Automatyka Kontrola; 2013, R. 59, nr 11, 11; 1195-1197
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 2.

Tytuł:: Modelowanie pracy węzła fermentacji metanowej w warunkach zróżnicowanych temperatur. Część 1: Model pracy pojedynczej komory i jego weryfikacja
Modeling of efficiency of an anaerobic digestion process center in different fermentation temperature conditions. Part 1: Model of single chamber and its verification
Autorzy:: Wiechecki, W.
Wiśniewski, R.
Powiązania:: https://bibliotekanauki.pl/articles/2070679.pdf
Data publikacji:: 2009
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: wytwarzanie biogazu
fermentacja metanowa
modelowanie
biogas production
anaerobic digestion
modelling
Opis:: Opracowano rozszerzony model matematyczny pracy komory fermentacji metanowej w oczyszczalni ścieków przemysłowych i komunalnych pracującej w warunkach zróżnicowanych temperatur fermentacji i zweryfikowano jego poprawność w oparciu o dostępne dane procesowe. Wyniki badań mogą być wykorzystane w pracach nad zwiększeniem efektywności oczyszczania ścieków i wydajności produkcji biogazu w procesie fermentacji metanowej.
The extended mathematical model of a methane fermentation unit in the sewage treatment plant for industrial and municipal wastes working in different fermentation temperature conditions was elaborated and its accuracy was verified against available process data. Results from this research can be applied to improve the sludge reduction and biogas production efficiency in anaerobic digestion process.
Źródło:: Inżynieria i Aparatura Chemiczna; 2009, 5; 105-106
0368-0827
Pojawia się w:: Inżynieria i Aparatura Chemiczna
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 3.

Tytuł:: Modelowanie pracy węzła fermentacji metanowej w warunkach zróżnicowanych temperatur, Część II: Model pracy układu wielu komór i jego weryfikacja
Modeling of anaerobic digestion node efficiency under variable fermentation temperature conditions. Part II. Multiple-chamber node model and its verification
Autorzy:: Wiechecki, W.
Wiśniewski, R.
Powiązania:: https://bibliotekanauki.pl/articles/2070893.pdf
Data publikacji:: 2010
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: wytwarzanie biogazu
fermentacja metanowa
modelowanie fermentacji
biogas production
anaerobic digestion
digestion modeling
Opis:: Opracowano model matematyczny pracy węzła fermentacji metanowej w oczyszczalni ścieków, składającego się z wielu komór o zróżnicowanych temperaturach fermentacji. Zweryfikowano model w oparciu o dane procesowe i modelowano pracę układów wielu komór pracujących w warunkach zróżnicowanych temperatur i czasów przebywania ścieków. Model i wyniki modelowania mogą być wykorzystane w pracach nad zwiększeniem efektywności oczyszczania ścieków i wydajności produkcji biogazu w węźle fermentacji metanowej.
A mathematical model of methane fermentation node in a sewage-treatment plant, comprising multiple fermentation chambers working under variable fermentation time and temperature conditions, was elaborated. The model accuracy was verified against the process data. Modeling of multiple-chamber nodes performance under variable fermentation time and temperature was conducted. The achieved results can be used to improve the sludge reduction and biogas production efficiency in anaerobic digestion process.
Źródło:: Inżynieria i Aparatura Chemiczna; 2010, 2; 123-124
0368-0827
Pojawia się w:: Inżynieria i Aparatura Chemiczna
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 4.

Tytuł:: Optymalizacja pracy węzła fermentacji metanowej w oczyszczalni ścieków
Optimization of the methane fermentation node efficiency in a sewage plant
Autorzy:: Wiechecki, W.
Wiśniewski, R.
Powiązania:: https://bibliotekanauki.pl/articles/2071556.pdf
Data publikacji:: 2011
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: wytwarzanie biogazu
fermentacja metanowa
modelowanie fermentacji
biogas production
anaerobic digestion
digestion modeling
Opis:: Dla opracowanego modelu matematycznego pracy węzła fermentacji metanowej w oczyszczalni ścieków, składającego się z wielu komór o zróżnicowanych temperaturach fermentacji i czasach przebywania ścieków, przeprowadzono badania nad optymalizacją pracy węzła, dotyczące wpływu temperatur fermentacji i czasów przebywania ścieków w poszczególnych komorach. Wyniki badań mogą być wykorzystane w pracach nad zwiększeniem efektywności oczyszczania ścieków i produkcji biogazu w węźle fermentacji metanowej oraz do tworzenia systemu sterowania pracą węzła.
The elaborated mathematical model of anaerobic digestion node in a sewage-treatment plant, comprising of multiple fermentation chambers working under variable fermentation time and temperature conditions was used to conduct optimization study of fermentation time and temperature influence. The achieved results can be used to improve sludge reduction and biogas production efficiency in anaerobic digestion process and for creating the digestion node control system.
Źródło:: Inżynieria i Aparatura Chemiczna; 2011, 5; 108-109
0368-0827
Pojawia się w:: Inżynieria i Aparatura Chemiczna
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 5.

Tytuł:: Synteza mikroprogramowanych układów sterujących z identyfikacją wyjść oraz dekoderem funkcji
Synthesis of compositional microprogram control units with outputs identification and function decoder
Autorzy:: Wiśniewski, R.
Barkalov, A. A.
Powiązania:: https://bibliotekanauki.pl/articles/156316.pdf
Data publikacji:: 2008
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: mikroprogramowany układ sterujący
dekoder funkcji
programowalny układ FPGA
compositional microprogram control unit (CMCU)
function decoder
field programmable gate array (FPGA)
Opis:: W artykule zaprezentowana zostanie metoda umożliwiająca zmniejszenie liczby wyjść oraz funkcji logicznych modułów wewnętrznych układu sterującego poprzez zastosowanie identyfikacji wyjść łańcuchów bloków operacyjnych. Ponadto wprowadzony zostanie dodatkowy blok dekodera funkcji, który może zostać zrealizowany z wykorzystaniem dedykowanych bloków pamięci, co znacznie pozwala zmniejszyć liczbę elementów logicznych matryc FPGA. Szczegółowe badania przeprowadzone przez autorów potwierdzają skuteczność proponowanej metody. W porównaniu ze standardowym sposobem projektowania układów mikroprogramowanych, rozwiązanie wykorzystujące dekoder funkcji pozwala zmniejszyć liczbę wykorzystanych bloków logicznych średnio o 36%.
A new synthesis method of compositional microprogram control unit (CMCU) is presented in the article. The method is based on the modification in the traditional solutions. Application of an additional block - function decoder - permits to reduce the number of logic blocks used for implementation of the CMCU on FPGA. All steps required in order to synthesize CMCU with function decoder will be shown. Detailed investigations conducted by authors have shown that the proposed method permits to decrease the FPGA area used for implementation of the control unit up to 36% compared with traditional solutions.
Źródło:: Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 585-587
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 6.

Tytuł:: Dekompozycja sterowników współbieżnych z zastosowaniem transwersal dokładnych hipergrafu
Exact transversals in decomposition of Petri Nets into concurrent subnets
Autorzy:: Wiśniewska, M.
Adamski, M.
Wiśniewski, R.
Powiązania:: https://bibliotekanauki.pl/articles/155099.pdf
Data publikacji:: 2011
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: hipergraf
transwersala dokładna
sieć Petriego
dekompozycja sieci Petriego na podsieci współbieżne typu automatowego
hypergraph
exact transversal
Petri net
decomposition of a Petri Net into concurrent subnets automata
Opis:: W artykule zaprezentowany został nowatorski sposób dekompozycji cyfrowych sterowników współbieżnych opisanych z wykorzystaniem sieci Petriego na podsieci typu automatowego. W proponowanym rozwiązaniu relacje pomiędzy miejscami sieci Petriego określone za pomocą hipergrafu współbieżności. W odróżnieniu od dotychczas stosowanych rozwiązań, w artykule zaproponowano autorską koncepcję wyznaczania zbiorów niewspółbieżnych, która bazuje na obliczeniu transwersal dokładnych w hipergrafie współbieżności.
In the paper a new decomposition method of a control system into concurrent automata is presented. The control unit is described as a Petri Net which is further decomposed into concurrent subnets. The main idea of the proposed method is application of exact transversals to the decomposition algorithm. Contrary to the traditional solutions, the authors propose the application of a concurrency hypergraph instead of a standard concurrency graph. The concurrent subnets are found by calculation of exact transversals in the hypergraph. The selection of concurrent automata is also performed with application of exact transversals. Such a solution allows achieving the optimal results (the fewest number of concurrent automata). The proposed concurrency hypergraph has some unique properties. First of all, it is defined to be an exact hypergraph. Therefore, each exact transver-sal in such a hypergraph refers to the concurrent automata. Moreover, all minimal transversals of the hypergraph are also exact transversals. Finally, computation and selection of all exact transversals can be performed in polynomial-time, and this is the most important advantage of the proposed method. The traditional solutions are based on the coloring of a concurrency graph, thus the complexity is NP-complete. All steps that are required in order to perform the decomposition of a controller described by a Petri Net are shown. The proposed method is compared with the traditional solution. Finally, the preliminary results of experiments are presented and discussed.
Źródło:: Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 851-853
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 7.

Tytuł:: Usage of Hypergraph Theory in Decomposition of Concurrent Automata
Równoległa dekompozycja automatów współbieżnych z wykorzystaniem hipergrafów
Autorzy:: Wiśniewska, M.
Wiśniewski, R.
Adamski, M.
Powiązania:: https://bibliotekanauki.pl/articles/155626.pdf
Data publikacji:: 2007
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: transwersala
stany lokalne automatu
sieć Petriego
hypergraph
transversals
local states of automata
Petri nets
Opis:: Hypergraphs are useful mathematical tools for a compact representation of relations among local states in the state space of distributed, concurrent control automata (concurrent state machines). Therefore, application of hypergraphs is more efficient and intuitive than traditional solutions. For this reason we propose their application during the design process of reconfigurable logic controllers. It makes it possible to decompose an SFC or a related control interpreted Petri net into parallel or sequentially
Hipergrafy są dogodnym narzędziem matematycznym, umożliwiającym zwartą reprezentację relacji współbieżności lub relacji następstwa w przestrzeni stanów lokalnych cyfrowego automatu współbieżnego. Z tego względu zaproponowano ich wykorzystanie w projektowaniu rekonfigurowanego sterownika logicznego. Hipergraf pozwala w przejrzysty sposób opisywać nie tylko relację współbieżności miedzy stanami lokalnymi, lecz także poglądowo przedstawia ich przynależność do tego samego stanu globalnego. Ułatwia to dekompozycję diagramu SFC lub równoważnej mu interpretowanej sieci Petriego sterowania, na moduły, na przykład szeregowe lub równoległe. W artykule przedstawiono sposób dekompozycji równoległej cyfrowych układów współbieżnych, opisanych z wykorzystaniem sieci Petriego przeprowadzanej za pośrednictwem dekompozycji hipergrafów. Celem dekompozycji jest podział rekonfigurowanego sterownika logicznego na współbieżne moduły, z których każdy może być optymalizowany i syntezowany wykorzystaniem klasycznej teorii automatów cyfrowych. Sposób dekompozycji sieci Petriego z wykorzystaniem kolorowania grafu współbieżności lub wyszukiwania pokrycia klikami dopełnienia grafu współbieżności (a tym samym grafu niewspółbieżności, czyli grafu następstwa), jest już znany. Opracowując nową metodę, wzięto pod uwagę fakt, że hipergraf współbieżności miejsc sieci Petriego oprócz informacji o relacji między każdą parą miejsc przekazuje dodatkowe dane o istniejących w nim klikach, odpowiadających wcześniej wyznaczonym stanom globalnym. Metoda dekompozycji równoległej automatów współbieżnych zostanie zilustrowana przykładem. Pokazane zostaną niezbędne kroki, jakie są niezbędne do wykonania podziału sterownika logicznego z wykorzystaniem hipergrafów.
Źródło:: Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 66-68
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 8.

Tytuł:: Wielomianowy algorytm wyznaczania hipergrafu współbieżności w sieciach Petriego swobodnego wyboru
A polynomial algorithm to compute the concurrency hypergraph in Petri nets
Autorzy:: Wiśniewski, R.
Wiśniewska, M.
Adamski, M.
Powiązania:: https://bibliotekanauki.pl/articles/156447.pdf
Data publikacji:: 2012
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: sieć Petriego
hipergraf współbieżności
dekompozycja
Petri net
concurrency hypergraph
decomposition
Opis:: W referacie zaproponowano metodę umożliwiającą określenie strukturalnej relacji współbieżności w sieciach Petriego swobodnego wyboru (Free Choice). Algorytm znajduje miejsca wzajemnie współbieżne na podstawie struktury sieci oraz miejsc oznaczonych markerem startowym. W odróżnieniu od istniejących algorytmów, proponowana metoda znajduje wszystkie miejsca wzajemnie współbieżne, wyznaczając hipergraf współbieżności. Przeprowadzone badania eksperymentalne potwierdzają bardzo wysoką skuteczność proponowanej metody.
In the paper a new algorithm of concurrency hypergraph computation is presented. The main aim of the proposed method is computation of a concurrency hypergraph in the polynomial time. The algorithm input is specified by the Petri net that belongs to the Free Choice subclass. Based on the net structure, the method outputs the concurrency relations between all places in the net. Particular relations are stored by the concurrency hypergraph instead of the concurrency graph, which is currently practiced. The hypergraph permits to store information about relations between all places in the net. In case of the concurrency graph it is limited to relations between pairs of places. Therefore, application of the concurrency hypergraph seems to be more intuitive and natural. The algorithm bases on the traditional solutions, however particular concurrency relation may contain more than two places which is not possible in currently known methods. The proposed solution is especially valuable in combination with the method presented in [1, 2] and permits to find the subsequent SM-Components in the polynomial time. The algorithm was experimentally verified. The method was compared with the traditional solution, where all maximal cliques in the concurrency graph were computed. The obtained results proved very high effectiveness of the proposed algorithm, which was always better than methods based on the graph theory. We have also noticed that the effectiveness increases drastically with the number of places and transitions in the Petri net.
Źródło:: Pomiary Automatyka Kontrola; 2012, R. 58, nr 7, 7; 650-652
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 9.

Tytuł:: Dekompozycja systemów dyskretnych z wykorzystaniem hipergrafów
Usage of hypergraphs in decomposition of discrete system
Autorzy:: Wiśniewska, M.
Wiśniewski, R.
Adamski, M.
Powiązania:: https://bibliotekanauki.pl/articles/152819.pdf
Data publikacji:: 2007
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: system dyskretny
dekompozycja
hipergraf
discrete system
decomposition
hypergraph
Opis:: W referacie zaprezentowana zostanie metoda dekompozycji systemów dyskretnych z wykorzystaniem hipergrafów. Podział uzyskano poprzez zastosowanie hierarchicznej redukcji wierzchołków hipergrafu. W procesie partycjonowania bloki systemu dyskretnego reprezentowane są poprzez wierzchołki hipergrafu, natomiast połączenia pomiędzy blokami - poprzez hiperkrawędzie. Przedstawiona metoda umożliwia sekwencyjną redukcję wierzchołków hipergrafu, w których projektant sam może zadecydować, na którym poziomie hierarchii chce zakończyć partycjonowanie. Dzięki temu dany system może zostać podzielony na dowolną liczbę mniejszych układów.
In the paper a method of discrete-system decomposition is proposed. The method is based on the hypergraph reduction and partition. A discrete-system is represented by a hypergraph; where module corresponds to the vertice and connection (net) corresponds to the hyperedge. The proposed method allows hierarchical reduction of the hypergraph and finally - partition of the discrete-system.
Źródło:: Pomiary Automatyka Kontrola; 2007, R. 53, nr 5, 5; 129-131
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 10.

Tytuł:: Algorytm selekcji wykorzystujący teorię hipergrafów
A selection algorithm based on the hypergraph theory
Autorzy:: Stefanowicz, Ł.
Wiśniewski, R.
Adamski, M.
Powiązania:: https://bibliotekanauki.pl/articles/152957.pdf
Data publikacji:: 2014
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: selekcja
podsieci automatowe
implikanty proste
hipergraf
hipergraf transwersal dokładnych
transwersala
transwersala dokładna
selection
State Machine Components
SMCs
prime implicants
hypergraph
transversal
exact transversal
Opis:: Artykuł porusza kwestię selekcji określonych elementów zbioru z wykorzystaniem teorii hipergrafów. Przedstawiona została idea wspólnego algorytmu selekcji, w przypadku takich problemów, jak selekcja podsieci automatowych w dekompozycji sieci Petriego, a także selekcja implikantów prostych w procesie miminalizacji funkcji logicznych. Jako bazowy algorytm, wykorzystano metodę transwersal dokładnych, jednocześnie usprawniając ją o alternatywną scieżkę w przypadku, kiedy dany hipergraf selekcji nie należy do klasy hipergrafu transwersal dokładnych. Jak pokazują badania, metoda może być dobrą alternatywą obok wykorzystywanych metod tradycyjnych.
The paper deals with the selection problem based on the hypergraph theory. There is presented an idea of a common selection algorithm for selection of State Machine Components and Prime Implicants. The exact transversal method was used as a baseline algorithm. It was improved by supporting it with an optional path when a given selection hypergraph did not belong to the xt-class (class of the exact transversal hypergraph). In this case, the exact transversal was searched. When it was unsuccessful, the regular transversal was searched. The studies prove that the method allows obtaining the exact solution when the selection hypergraph does not belong to the xt-class, but has an exact transversal. The presented results show that a hypergraph which does not belong to the xt-class may have an exact transversal enabling obtaining a solution which would be as good as the one obtained with the backtracking method. The exact solution was also obtained with the use of an ordinary transversal, which de facto indicated that the regular transversals allowed, in certain cases, obtaining the exact solution. It seems to confirm the aptly determined class of solutions of the proposed improvements. In some cases, the solution contained one extra subnet, but in one tested case, the solution turned out to be much worse than the exact one.
Źródło:: Pomiary Automatyka Kontrola; 2014, R. 60, nr 7, 7; 516-518
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 11.

Tytuł:: Zastosowanie układów reprogramowalnych FPGA w projekcie "Inteligentny Dom"
Application of reprogrammable devices FPGA based on Smart Home project
Autorzy:: Stefanowicz, Ł.
Wiśniewski, R.
Węgrzyn, M.
Powiązania:: https://bibliotekanauki.pl/articles/156687.pdf
Data publikacji:: 2012
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: FPGA
układy reprogramowalne
inteligentny dom
Android
Windows Mobile
sterowanie zdalne
system sterowania
reprogrammable devices
intelligent house
remote control
control system
Opis:: W artykule zaprezentowano zastosowanie układów reprogramowalnych FPGA do zdalnego sterowania elementami wyposażenia domu. Wykorzystano rozwiązania zdalne w oparciu o najnowsze technologie: Android, Windows Mobile. W referacie przedstawiono architekturę zaproponowanego systemu, możliwości oraz podstawowe funkcjonalności, a także porównano z innymi systemami tego typu. Opisywany system został zaprezentowany podczas masowych imprez popularyzujących najnowsze rozwiązania techniczne (Międzynarodowy Piknik Naukowy, Festiwale Nauki, itp.).
The paper presents application of reprogrammable devices (FPGAs) in a Smart House project. The aim of the proposed system was to create an "intelligent" platform that permitted to control various elements of a Smart Building; like home appliances, temperature control, lightning, window and door operations, etc. The management of the whole system can be performed remotely via the Internet, a local area network or Mobile (GSM). An FPGA device is the most important part of the presented solution. It is the "heart" of a system and its role is to execute proper commands in order to control the devices and elements of the Smart House (Smart Building). The system can be managed via mobile devices (mobile computers, phones, tablets) that are based on various operating systems (Android, Windows Mobile, Symbian). The communication between the FPGA and mobile devices is encrypted. To achieve better encryption performance, the modified digital signature algorithm was implemented. The proposed system was compared with existing solutions. The main concept of the presented system was not to replace other Smart House projects but to co-operate with them. It is one of the further tasks that can be performed to extend the system performance. The preliminary results of experiments are given. The described system was introduced during mass events popularizing the latest technology (International Scientific Picnic in Warsaw in 2011; Festival of Science, Zielona Gora 2010, 2011, etc.).
Źródło:: Pomiary Automatyka Kontrola; 2012, R. 58, nr 7, 7; 614-616
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 12.

Tytuł:: Zastosowanie transwersali hipergrafów w minimalizacji pojemności pamięci systemów dyskretnych
Application of hypergraph transversals to memory size minimisation
Autorzy:: Wiśniewska, M.
Wiśniewski, R.
Adamski, M.
Powiązania:: https://bibliotekanauki.pl/articles/154751.pdf
Data publikacji:: 2010
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: hipergraf
transwersala (pokrycie wierzchołkowe hipergrafu)
klasa kompatybilności
mikrooperacja
mikroinstrukcja
minimalizacja pojemności pamięci
hypergraph
hypergraph transversal
compatibility class
microoperation
microinstruction
memory size minimization
Opis:: Algorytm redukcji pojemności pamięci systemów dyskretnych bazuje na wyznaczeniu i selekcji klas kompatybilności poszczególnych mikrooperacji. Proces selekcji klas kompatybilności jest zaliczany do problemów z klasy NP-trudnych. W artykule zaprezentowano metodę selekcji klas kompatybilności opierającą się o wyznaczenie transwersali hipergrafów. Proponowane rozwiązanie zostało gruntownie przeanalizowane oraz porównane z metodami tradycyjnymi, bazującymi na przekształceniach macierzowych.
The problem of memory size minimisation is a very important part of the design process of a discrete system. Very often the volume of the prototyped memory exceeds the size of memory blocks offered by programmable devices (like FPGAs or CPLDs). One of the most popular solution to this problem is memory size minimisation. The reduction of the memory is achieved thanks to selection of the compatibility classes of the microoperations. Such a problem is NP-hard, therefore many various algorithms have been developed. Most of them are based on the graph and matrix theories. In the paper there is proposed a method for memory size reduction in which the hypergraph theory is applied. A hypergraph permits to store and reduce information about the compatibility classes in comparison with the traditional graphs. The memory size minimisation is reached thanks to the computation of its transversal (vertices cover). Any known transversal algorithm can be used in order to calculate the selection of compatibility classes. Four different covering methods of hypergraphs are presented and compared. All steps that are required in order to perform the microinstruction length reduction of discrete systems are shown. The proposed method is compared with the traditional solution. Finally, the detailed results of experiments are presented and discussed.
Źródło:: Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 777-779
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 13.

Tytuł:: Akceleracja obliczeń komputerowych za pomocą układów graficznych z wykorzystaniem technologii CUDA
Computing acceleration based on application of the CUDA technology
Autorzy:: Stefanowicz, Ł.
Wiśniewski, R.
Wiśniewska, M.
Powiązania:: https://bibliotekanauki.pl/articles/155246.pdf
Data publikacji:: 2011
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: procesor
obliczenia
równoległość
CPU
GPU
CUDA
multimedia
iteracja
wielowątkowość
processor
computing acceleration
parallelism
iteration
multithreading
Opis:: W artykule zaprezentowano możliwość zastosowania układów graficznych celem przyspieszenia obliczeń komputerowych. Przedstawiono technologię oraz architekturę CUDA firmy nVidia, a także podstawowe rozszerzenia względem standardów języka C. W referacie omówiono autorskie algorytmy testowe oraz metodykę badań, które przeprowadzono w celu określenia skuteczności akceleracji obliczeń komputerowych z wykorzystaniem procesorów graficznych GPU w porównaniu do rozwiązań tradycyjnych, opartych o CPU.
The paper deals with application of the graphic processor units (GPUs) to acceleration of computer operations and computations. The traditional computation methods are based on the Central Processor Unit (CPU), which ought to handle all computer operations and tasks. Such a solution is especially not effective in case of distributed systems where some sub-tasks can be performed in parallel. Many parallel threads can accelerate computing, which results in a shorter execution time. In the paper a new CUDA technology and architecture is shown. The presented idea of CUDA technology bases on application of the GPU processors to compu-tation to achieve better performance in comparison with the traditional methods, where CPUs are used. The GPU processors may perform multi-thread calculation. Therefore, especially in case of tasks where concurrency can be applied, CUDA may highly speed-up the computation process. The effectiveness of CUDA technology was verified experimentally. To perform investigations and experiments, the own test modules were used. The library of benchmarks consists of various algorithms, from simple iteration scripts to video processing methods. The results obtained from calculations performed via CPU and via GPU are compared and discussed.
Źródło:: Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 954-956
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 14.

Tytuł:: Methods of designing of compositional microprogram control units with mutual memory
Metody projektowania mikroprogramowanych jednostek sterujących o adresowaniu wspólnym
Autorzy:: Wiśniewski, R.
Barkalov, A. A.
Janik, A.
Powiązania:: https://bibliotekanauki.pl/articles/156222.pdf
Data publikacji:: 2008
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: mikroprogramowany układ sterujący
programowalny układ FPGA
compositional microprogram control unit (CMCU)
field programmable gate array (FPGA)
Opis:: In the article four designing methods of Compositional Microprogram Control Unit (CMCU) will be described and compared. The first one - with mutual memory - is traditional way of synthesis of CMCU. Here operational vertices of the initial flow chart that describes the functionality of control units are replaced with operational linear chains that permit to minimize the number of internal states of the controller. Three remaining methods are based on the CMCU with mutual memory; however there are additional improvements that allow reducing the number of logic elements that are required for implementation of CMCU on programmable device. Detailed results of investigations will be shown in the paper. Authors have performed researches where over 100 benchmarks (descriptions of CMCU) were designed with all four methods and implemented on an FPGA. Results of implementation will be studied and analyzed in detail and described in the paper.
W referacie zaprezentowane zostaną cztery metody projektowania mikroprogramowanych jednostek sterujących. Pierwsza metoda to tradycyjny sposób syntezy sterownika o adresowaniu wspólnym. Na jej podstawie opracowane zostały trzy inne metody projektowania mikroprogramowanych układów sterujących. Wprowadzono modyfikacje w strukturze sterownika, których głównym celem była redukcja liczby wykorzystanych elementów logicznych podczas implementacji systemu w matrycach FPGA. W artykule przedstawione zostaną szczegółowe wyniki badań przeprowadzonych przez autorów. Każdy sterownik zaprojektowano wszystkimi czterema metodami, a następnie przeprowadzono operacje syntezy oraz implementacji. Końcowe wyniki zajętości poszczególnych wersji w programowalnych matrycach FPGA zostaną szczegółowo przeanalizowane.
Źródło:: Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 493-495
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 15.

Tytuł:: Projektowanie sterowników mikroprogramowanych z wykorzystaniem bloków pamięci układów programowalnych
Design of microprogrammed controllers with dedicated memory blocks
Autorzy:: Wiśniewski, R.
Barkalov, A. A.
Halang, W. A.
Powiązania:: https://bibliotekanauki.pl/articles/151796.pdf
Data publikacji:: 2009
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: sterownik mikroprogramowany (mikroprogramowany układ sterujący)
programowalny układ FPGA
Microprogrammed Controller (Compositional Microprogram Control Unit)
field programmable gate array (FPGA)
Opis:: W artykule zaprezentowana zostanie nowa metoda projektowania sterowników mikroprogramowanych. W proponowanym rozwiązaniu zarówno moduł pamięci, jak i część adresująca sterownika realizowane są z wykorzystaniem dedykowanych bloków pamięci układów programowalnych. Dzięki temu układ sterujący może zostać w łatwy sposób zweryfikowany pod kątem bezpieczeństwa. Ponadto zredukowana zostaje liczba wykorzystanych elementów logicznych, które są niezbędne do implementacji układu sterującego w matrycach programowalnych. Trzecią istotną korzyścią proponowanej metody jest możliwość zastosowania częściowej rekonfiguracji zarówno części zarządzającej jak i modułu pamięci sterownika. Idea metody zostanie zilustrowana przykładem. Pokazane zostaną wszystkie kroki, które są niezbędne do realizacji układu z wykorzystaniem proponowanej metody.
A compositional microprogram control unit (also called a microprogrammed controller) is a multi-level device whose control unit consists of two main units. The first one is responsible for addressing microinstructions that are kept in a control memory. It is a simple finite-state machine. The role of the second unit is to hold and generate adequate microinstructions. Such a solution permits to minimize the number of logic elements required to implement the control unit. Therefore, wider areas of the target device can be accessed by other modules of the designed system. The control memory can be implemented using either logic elements or dedicated memory blocks of a chip. In this paper a new design method of microprogrammed controllers is proposed. Its idea is to implement the addressing part of microprogrammed controllers with memories. This kind of solutions has three main advantages. First of all, such designs can easily be verified thanks to the regular structure of memories, which fosters the inherent safety of entire control units. Moreover, in such a case the design is implemented with a System-on-Programmable-Chip (SoPC), the additional resources available there in form of programmable devices may be used. It is possible to implement the addressing part of a control unit with dedicated memory blocks of an SoPC, which results in a reduction of logic elements (especially look-up tables) required. Finally, the concept allows application of partial reconfiguration of an SoPC. Thus, the functionality of the whole controller can be easily and quickly modified. The proposed method is illustrated by an example. All steps required in order to design and prototype microprogrammed controllers based on the presented concept are shown in detail.
Źródło:: Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 569-571
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Informacja

Wyszukujesz frazę "Wisniewski, R." wg kryterium: Autor

Źródło danych

Dostawca treści

Kolekcja

Rok wydania

Wydawca

Temat

Autor

Typ dokumentu

Język