- Tytuł:
-
Oparty o cyfrowe układy reprogramowalne i analogowe wzmacniacze mocy system kompensacji odkształceń wnęk nadprzewodzących w akceleratorach liniowych
Compensation System Based on FPGA Devices and Analog Power Amplifiers for Correction of Superconducting avities Deformations in Linacs - Autorzy:
-
Przygoda, K.
Poźniak, T. - Powiązania:
- https://bibliotekanauki.pl/articles/156328.pdf
- Data publikacji:
- 2008
- Wydawca:
- Stowarzyszenie Inżynierów i Techników Mechaników Polskich
- Tematy:
-
układy reprogramowalne FPGA
przetwarzanie potokowe
wzmacniacz mocy
piezoelektryczne elementy wykonawcze
wnęka nadprzewodząca
odstrojenie wnęki
akcelerator liniowy
FPGA
pipeline computation
power amplifier
piezoelectric actuators
superconducting cavity
cavity detuning
linear accelerator - Opis:
-
Podczas pracy impulsowej akceleratora, komory nadprzewodzące ulegają odkształceniom. Do ich kompensacji stosowane są piezoelektryczne elementy wykonawcze sterowane przez wzmacniacze mocy. Jest to część analogowa systemu. Do części cyfrowej zalicza się kontroler oparty o reprogramowalne układy cyfrowe. Wzmacniacze mocy wzmacniają sygnał korekcyjny do poziomu umożliwiającego wysterowanie elementów wykonawczych, zaś kontroler wylicza odpowiedź wnęk na ten sygnał. Wszystkie bloki obliczeniowe zostały zoptymalizowane pod względem zajętości zasobów układu reprogramowalnego. Artykuł przedstawia wyniki testów opisywanego systemu w środowisku akceleratora liniowego FLASH.
The Superconducting (SC) cavities are deformed during the pulse operation of the linear accelerators. Power amplifiers together with piezoelectric actuators are used for the compensation purpose as an analog parts of the system. The digital part consists of dedicated control board - Simcon DSP based on FPGA device Virtex II Pro from Xilinx. The power amplifiers - Piezo Drivers are used to amplify the correction signal with the proper voltage levels allowing to drive the actuators. The cavities' response for compensation signal - detuning is calculated by digital controller. The computation blocks were optimized to meet available FPGA resources and latency of 10 ns. The detuning result will be applied for closed feedback operation of the controller. The paper presents the recent development of the system and performed tests in FLASH (Free Electron Laser in Hamburg) accelerator. - Źródło:
-
Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 598-601
0032-4140 - Pojawia się w:
- Pomiary Automatyka Kontrola
- Dostawca treści:
- Biblioteka Nauki