Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "Łuczak, J." wg kryterium: Autor

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-5 z 5
    Tytuł:
    Analiza odpadów z aglomeracji trójmiejskiej pod kątem termicznego wykorzystania frakcji energetycznej
    Analysis of municipal waste regarding thermal treatment
    Autorzy:
    Łuczak, J.
    Nischk, M.
    Klein, M.
    Hupka, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/2071516.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    odpady komunalne
    termiczne przetwarzanie odpadów
    parametry technologiczne odpadów
    municipal waste
    thermal waste treatment
    technological parameters of waste
    Opis:
    Przedstawiono wyniki badań odpadów komunalnych pod kątem ich właściwości technologicznych mając na uwadze wyodrębnianie frakcji energetycznych dla zakładu termicznej utylizacji. Omówiono skład morfologiczny, właściwości paliwowe oraz zawartość metali ciężkich w poszczególnych frakcjach odpadów. Wykazano, że ponad 70% odpadów stanowi frakcja palna o średniej wartości opałowej 21 MJ/kg suchej masy. Zawartość wilgoci na poziomic 30% może jednak znacząco obniżać skuteczność odzysku energii.
    The results of municipal waste examination with respect to technological properties having in mind energetic fraction separation for the thermal waste utilization plant were presented. The material composition, calorific value and heavy metals content was considered. Over 70% of municipal waste is composed of combustible materials with average calorific value amounts to 21 MJ/kg of dry mass. However, 30% of moisture content can significantly reduce energy recovery efficiency.
    Źródło:
    Inżynieria i Aparatura Chemiczna; 2011, 5; 66-67
    0368-0827
    Pojawia się w:
    Inżynieria i Aparatura Chemiczna
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Skalowalny algorytm estymacji ruchu dla systemów rozproszonych
    A scalable motion estimation algorithm for distributed systems
    Autorzy:
    Konieczny, J.
    Łuczak, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/154045.pdf
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    algorytm skalowalny
    estymacja ruchu
    systemy rozproszone
    przetwarzanie w czasie rzeczywistym
    scalable algorithm
    motion estimation
    distributed systems
    real-time processing
    Opis:
    W pracy zaprezentowano autorski algorytm umożliwiający realizację procesu estymacji ruchu w czasie rzeczywistym przy wykorzystaniu systemów rozproszonych. Jest to algorytm należący do grupy tzw. szybkich algorytmów estymacji ruchu i umożliwia estymację ruchu z rozdzielczością poniżej jednego okresu próbkowania. Zaproponowany algorytm jest skalowalny i posiada budowę modułową, umożliwia elastyczne dostosowanie do rozmiaru układu oraz udostępnia mechanizm kontroli liczby cykli zegara niezbędnych do estymacji ruchu. W rezultacie możliwe jest dostosowanie częstotliwości zegara do możliwości układu przy zapewnieniu przetwarzania w czasie rzeczywistym.
    In this paper a novel scalable algorithm for real-time motion estimation dedicated for distributed systems is presented. The proposed algorithm has modular structure and provides ability to flexibly adjust the global clock-rate required for real-time processing. This is achieved using hierarchical structure of the algorithm, which assumes division of the whole motion estimation process into independent processing stages (Figs. 1, 3, 4) and introducing special mechanism for controlling the allowed number of computation cycles. The algorithm modularity provides additional profits like ability to choose various methods for each processing stage independently and scalability of the circuit structure resulting in more efficient hardware implementation. Flexible clock-rate adjustment enables real-time processing with various types of computational platforms, with special regards to distributed systems consisting of many low-performance units. An example of scalable performance of the algorithm in distributed systems is presented. In order to increase the image resolution in real-time processing the processed image is shared between many processing units (Fig. 5). An exemplary system used for evaluation was created using Digilent "Starter Boards" with Xilinx Spartan-3 XC3S1000 FPGA circuits connected with NOC (Network On Chip) (Fig. 6). In the presented implementation six Spartan-3 circuits were able to estimate motion vectors with half-pel accuracy in real-time for HD resolution (1920x1080) video sequence with 25 frames per second.
    Źródło:
    Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 684-686
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Szeregowy interfejs komunikacyjny dla układów FPGA serii Virtex
    Serial interface for Virtex series FPGA devices
    Autorzy:
    Łuczak, A.
    Kurc, M.
    Siast, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/154766.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    SERDES
    FPGA
    komunikacja między układami
    inter-chip communication
    Opis:
    Artykuł przedstawia implementację sprzętową szeregowego interfejsu komunikacyjnego dla układów FPGA firmy Xilinx z serii Virtex. Rozwiązanie opiera się na wbudowanych w układy tej serii moduły SERDES i jest dedykowane dla zastosowań wymagających dużych przepływności. Interfejs charakteryzuje się skalowalnością, oraz możliwością pracy w osobnej domenie częstotliwościowej. Proponowane moduły zostały przetestowane w symulacjach, oraz w układzie sprzętowym.
    The paper presents hardware implementation of serial communication interface for Xilinx Virtex series programmable devices. The proposed solution is based on embedded SERDES modules of these devices and shows practical realisation of fast interface for multimedia purposes, where high bitrates are required. The interface is scalable and has ability to operate in a separate clock frequency domain, which allows flexible modification of its parameters according to the project requirements. The receiver and transmitter architecture is presented in paragraph 2. There is also described the way of dividing the transmitted data into transition flits, the method for ensuring synchronization and theoretical throughput of the developed link. The proposed modules were tested by simulations and hardware implementation (see paragraph 3). Tables 1 and 2 contain the synthesis results for different FPGAs. A new application model consisting of a video camera as a source of the transmitted signal and starter boards with Virtex FPGAs as processing devices is presented. The worked out interface is used for connecting boards. Its proper work is proved by visual observation of the transmitted and processed video data presented on LCD displays mounted on two system starter boards. The false rate level for the transmitted data was also computed. It is given in Table 3.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 749-751
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    A remote programming module of FPGA boards
    Autorzy:
    Borko, J.
    Dulnik, G.
    Grzelka, A.
    Łuczak, A.
    Paszkowski, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/114087.pdf
    Data publikacji:
    2015
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    FPGA
    remote programing
    Opis:
    This paper presents a concept of implementation of a remote programmable FPGA module on selected hardware platforms. The possibilities of programmable matrix configurations and different ways of data transmission through an appropriate interface are described. The measurement results of operating times for the solution proposed by the authors are given.
    Źródło:
    Measurement Automation Monitoring; 2015, 61, 7; 373-375
    2450-2855
    Pojawia się w:
    Measurement Automation Monitoring
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    A parametric synthesizer of audio signals on FPGA
    Autorzy:
    Borko, J.
    Dulnik, G.
    Grzelka, A.
    Łuczak, A.
    Paszkowski, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/114575.pdf
    Data publikacji:
    2015
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    FPGA
    sound synthesis
    Opis:
    The paper presents a sound synthesizer dedicated to parametric sound compression, but also able to generate any signal in the audible band. The synthesizer is realized on an FPGA platform, and it uses additive sound synthesis. The synthesizer is characterized by a high quality, faithful reproduction of sound and low power consumption.
    Źródło:
    Measurement Automation Monitoring; 2015, 61, 7; 367-369
    2450-2855
    Pojawia się w:
    Measurement Automation Monitoring
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-5 z 5

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies