Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "circuit" wg kryterium: Wszystkie pola

  Lista filtrów
Wyrównaj
Wyświetlanie 1-15 z 79
Tytuł:
Mathematical Modeling of Stress in Circuit Cards Represented by Mechanical Oscillatory Systems
Autorzy:
Kovtun, Igor
Goroshko, Andrii
Petrashchuk, Svitlana
Powiązania:
https://bibliotekanauki.pl/articles/2022447.pdf
Data publikacji:
2022
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
oscillatory system
dynamic force
stress
deflection
circuit card
resonance
Opis:
The represented paper is aimed at stress calculation in circuit cards with their representation as a type of mechanical oscillatory systems in purpose of their strength assessment especially in resonance conditions. Three types of oscillatory systems are researched: single-mass; multiple mass and oscillatory system with uniformly distributed mass. In all types the cylindrical bending of circuit cards is considered to be a set of beam-strips with rectangular cross-sections so their stress calculation is performed by conventional methods applied in strength of materials and civil engineering. Mathematical model has been developed for maximal dynamic stress and deflection estimation in circuit card assemblies represented by unique oscillatory system as prismatic beam set on two oscillating supports under inertial resonance excitation generated by constant dynamic force. Comparative analysis of mathematical modeling, MatLab simulation and experimental determination of maximal dynamic stress and deflection accomplished for three types of oscillatory systems verified proximity of obtained results. Single-mass oscillatory system is proposed as equivalent to multiple mass or uniformly distributed oscillatory systems on condition of their equal mass, geometric, elastic and dissipation characteristics in resonance frequency correspondent to the main mode of oscillation, so mathematical model designed for single-mass oscillatory system is recommended for strength and stiffness assessment in engineering calculations where possible difference in determination of stress in equivalent systems can used as safety factor.
Źródło:
Advances in Science and Technology. Research Journal; 2022, 16, 1; 303-315
2299-8624
Pojawia się w:
Advances in Science and Technology. Research Journal
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Voltage dips reduction with a hybrid contectless short-circuit limiter
Ograniczenie zapadów napięcia za pomocą bezstykowego ogranicznika prądu
Autorzy:
Leśniewski, P.
Gohra, K.
Powiązania:
https://bibliotekanauki.pl/articles/152073.pdf
Data publikacji:
2003
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
łącznik hybrydowy
zapady napięcia
bezstykowy ogranicznik prądu
hybrid circuit breaker
voltage dip
contactless current limiter
Opis:
The paper presents operation of a hybrid contactless short-circuit current limiter on the basis of computer simulation. Special attention was paid to the possibility of improving of the quality of the delivered electrical energy, throught limiting of the voltage dips duration in the power grid owing to the application of a hybrid circuit breaker. The calculations were performed usingthe PSPICE and MATLAB software.
W artykule przedstawiono działanie bezstykowego ogranicznika prądów zwarciowych w oparciu o symulacje komputerową. SzczególnA uwagę zwrócono na możliwość poprawy jakości dostarczanej energii elektroenergetycznej, dzięki zastosowaniu wyłącznika hybrydowego. Modelowanie matematyczne wykonano w programie MATLAB i PSPICE.
Źródło:
Pomiary Automatyka Kontrola; 2003, R. 49, nr 12, 12; 74-76
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Modelowanie obwodowe transformatora piezoelektrycznego w warunkach podwyższonych napięć i temperatur
Circuit modeling of a piezoelectric transformer under elevated voltage and temperature conditions
Autorzy:
Tomalczyk, K.
Powiązania:
https://bibliotekanauki.pl/articles/154446.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
transformator piezoelektryczny
nieliniowość
modelowanie obwodowe
symulacja SPICE
piezoelectric transformer
nonlinearity
circuit modeling
SPICE simulation
Opis:
Artykuł dotyczy modelowania obwodowego transformatorów piezoelektrycznych (PT) przy napięciach i temperaturach zbliżonych do panujących w rzeczywistych warunkach ich pracy. Typowe metody modelowania PT wykorzystują obwód zastępczy o stałych parametrach wyznaczanych przy niskim napięciu i temperaturze. W artykule potwierdzony został wpływ zarówno amplitudy napięcia wejściowego, jak i temperatury, na charakterystyki przejściowe PT. Aby uwzględnić stwierdzone zależności przy modelowaniu obwodowym PT, opracowana została metoda korekcji parametrów modelu PT uwzględniająca zmiany ich wartości w funkcji temperatury i napięcia wejściowego. Metoda ta pozwala uzyskać dużo lepszą zgodność wyników symulacji obwodowych z wynikami pomiarowymi w warunkach podwyższonych napięć i temperatur.
The paper refers to circuit modeling of piezoelectric transformers (PTs) operating under elevated voltage and temperature conditions. A PT is a resonant mechanical converter of electrical energy. Its characteristics (Fig. 1) are modeled by an equivalent circuit (Fig. 2) whose parameters are typically determined under low-voltage and low-temperature conditions and remain constant regardless of the model application. This approach is possibly erroneous due to the known temperature dependency and nonlinearities of piezoelectric materials. The temperature- and voltage-dependent variation of PT model parameters (Fig. 3) was determined by means of time domain measurements, which contrary to the widely used impedance analysis, allows high input voltages. A method for correction of the model parameters was established. Furthermore, the PT transfer characteristics were measured (Figs. 4 and 5) and compared to simulation results with and without the parameter correction (Fig. 6), showing considerable improvement in modeling accuracy with the new method applied.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 10, 10; 1206-1209
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Thin and Rectangular Die Bond Pick-Up Mechanism to Reduce Cracking During the Integrated Circuit Assembly Process
Autorzy:
Rahman, Ahmad R. A.
Nayan, Nazrul Anuar
Powiązania:
https://bibliotekanauki.pl/articles/102963.pdf
Data publikacji:
2020
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
die attachment
miniaturization
integrated circuit
packaging process
mocowanie matrycy
miniaturyzacja
układ scalony
proces pakowania
Opis:
The demand for small, thin, and lightweight electronic devices is increasing. More advanced design and assembly processes of electronic packaging technology have developed to fulfill this need. The critical processes in semiconductor packaging involved in meeting the ever increasing demands of technology include wafer back grinding, dicing, and die attachment. With low die thickness, the risk of die failure, which can cause functional damage, is high. In the die attachment process, the pin ejector causes an impact during the pick and place process. Those effects can result in a micro indentation or micro crack under the die and would be the weak point throughout the entire process. This study designed and evaluated an ejector system for the die attachment process. The proposed method uses a static pole heated inside the cavity for the platform to die before being ejected. Vacuum stabilizes the die suction. Moreover, heat softens the sawing tape and weakens the die adhesion. For die selection during the die attachment process, the results show that the critical die crack problem for a thin and rectangular die is solved using the proposed method. In summary, the packaging of semiconductors has advanced to accommodate the pick-up technology solution in relation to the challenging material needed for the current miniaturization market trend and demand.
Źródło:
Advances in Science and Technology. Research Journal; 2020, 14, 3; 57-64
2299-8624
Pojawia się w:
Advances in Science and Technology. Research Journal
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Analiza układu odczytu do matrycy detektorów mikrobolometrycznych
Analysis of a readout circuit for a microbolometer focal plane array
Autorzy:
Orżanowski, T.
Madura, H.
Powiada, E.
Pasierbiński, J.
Powiązania:
https://bibliotekanauki.pl/articles/154132.pdf
Data publikacji:
2006
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
mikrobolometr
scalony układ odczytu
korekcja niejednorodności
microbolometer
readout integrated circuit
non-uniformity correction
Opis:
W artykule opisano budowę i działanie scalonego układu odczytu (ROIC) stosowanego w matrycach mikrobolometrycznych detektorów podczerwieni. Omówiono właściwości pojemnościowego wzmacniacza transimpedancyjnego użytego w układzie ROIC do odczytu sygnału z pojedynczego mikrobolometru w matrycy. Przedstawiono podstawowe parametry monolitycznych matryc mikrobolometrycznych z detektorami z krzemu amorficznego domieszkowanego wodorem. Opisano również metodę dwupunktowej kalibracji stosowaną do korekcji niejednorodności matryc detektorów podczerwieni.
In this paper we describe the structure and the operation of a readout integrated circuit (ROIC) used in microbolometer infrared focal plane arrays (IRFPAs). The properties of a capacitive transimpedance amplifier employed in ROIC to readout a signal from a single microbolometer in FPA are analyzed in detail. The basic parameters of monolithic microbolometer IRFPAs with IR detectors made of hydrogen doped amorphous silicon are presented. The two-point calibration method for a non-uniformity correction (NUC) of IRFPAs is also described.
Źródło:
Pomiary Automatyka Kontrola; 2006, R. 52, nr 9, 9; 16-20
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Testowanie wirtualnej realizacji quasi-zrównoważonego układu do pomiaru pojemności
Testing of the virtual realization of the quasi-balanced circuit for the capacitance measurement
Autorzy:
Skórkowski, A.
Cichy, A.
Powiązania:
https://bibliotekanauki.pl/articles/157872.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
układ quasi-zrównoważony
pomiar pojemności
przyrząd wirtualny
quasi-balanced circuit
capacitance measurement
virtual instrument
Opis:
Zasadniczym celem pracy było sprawdzenie możliwości realizacji quasi-zrównoważonego układu do pomiaru pojemności w wersji wirtualnej. W pracy przedstawiono schematy przyrządu wirtualnego oprogramowanego w środowisku LabVIEW, realizującego pomiar pojemności w układzie quasi-zrównoważonym z różnego typu detektorami fazoczułymi. Ponadto przedstawiono wyniki testowania podstawowych modułów opracowanej wirtualnej realizacji układu pomiarowego. Do budowy testowanego układu wykorzystano komputer klasy PC wyposażony w kartę pomiarową NI-6009. Pracą karty pomiarowej oraz obliczeniami steruje aplikacja napisana w graficznym środowisku programowania LabVIEW.
A basic purpose of this research was to verify a possibility of a virtual realization of the quasi-balanced circuit for the capacitance measurement. Diagrams of virtual instrument programmed in LabVIEW platform for the capacitance measurement in quasi-balanced circuit with different phase detector have been presented in this paper. Results of testing of fundamental modules of virtual realization measurement circuit have been presented as well. The tested circuit was build using a PC computer and the DAQ card NI-6009. The DAQ card and the calculation have been controlled by the application developed in the graphical development platform LabVIEW.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 12, 12; 91-93
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Pomiar błędów częstotliwościowych obwodów wejściowych przetworników energetycznych metodą pomiaru zespolonego stosunku napięć
Measurement of the frequency errors of input circuit using a complex voltage ratio measurement
Autorzy:
Furmankiewicz, L.
Powiązania:
https://bibliotekanauki.pl/articles/152097.pdf
Data publikacji:
2008
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
błędy częstotliwościowe
obwody wejściowe energetycznych przyrządów pomiarowych
frequency errors
input circuit of power measurement instruments
Opis:
W artykule przedstawiono koncepcję pomiaru błędów częstotliwościowych obwodów wejściowych stosowanych elektroenergetycznych przyrządach pomiarowych. Błąd modułu i błąd fazowy wyznaczane są na podstawie pomiaru zespolonego stosunku napięć w próbkującym systemie pomiarowym. Koncepcja pomiaru została wykorzystana do wyznaczenia błędów przekładni transformatorowych obwodów wejściowych. Zaprezentowano strukturę systemu pomiarowego i przykładowe wyniki badań, które posłużyły do korekcji błędów częstotliwościowych obwodów wejściowych przy pomiarach wartości skutecznej i mocy.
The paper presents an idea of frequency errors measurement of the input circuit implemented in measurement instruments of power systems. The module and the phase errors are calculated on the basis of complex voltage ratio measurement in DAQ system (fig. 2). The idea was used to frequency errors measurement of current measuring transformers used in some power transducers (fig. 3). The results of the measurement were used to correction of the errors that are introduced by measuring transformers on power measurement accuracy with distorted signals.
Źródło:
Pomiary Automatyka Kontrola; 2008, R. 54, nr 6, 6; 392-394
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Optimization of Moore finite-state-machine matrix circuit
Optymalizacja macierzowego układu skończonego automatu stanu typu Moorea
Autorzy:
Barkalov, A.
Titarenko, L.
Hebda, O.
Powiązania:
https://bibliotekanauki.pl/articles/155022.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automat typu Moore'a
sieć działań
stany pseudorównoważne
układ logiczny
Moore FSM
graph-scheme of algorithm
pseudoequivalent states
customized matrices
logic circuit
Opis:
The method for reduction of the area of matrix implementation of the Moore finite state machine (FSM) circuit is proposed. The method is based on optimal state coding and decomposition of a matrix in two sub-matrices. Thus, classes of the pseudoequivalent states are used. Such approach allows reducing number of lines of the Moore FSM transition table to that of the equivalent Mealy FSM. As a result, the area of the matrices forming the excitation function of a states memory register is optimized. An example of the proposed method application is given.
Model skończonego automatu stanu typu Moore'a jest często stosowany w jednostkach sterujących [1]. Postęp technologii półprzewodnikowej pozwala na tworzenie coraz bardziej złożonych układów cyfrowych. W przypadku produkcji masowej szeroko stosowane są układy ASIC (ang. Application-Specified Integrated Circuits). W układach ASIC automaty skończone są projektowane przy użyciu struktur macierzowych (rys. 1). Jednym z głównych problemów syntezy automatów skończonych ze strukturami macierzowymi jest zmniejszenie powierzchni układu scalonego zajmowanej przez układ logiczny automatu Moore'a. W artykule proponowana jest metoda, która jest ukierunkowana na redukcję zasobów sprzętowych potrzebnych do implementacji skończonego automatu stanu typu Moore'a implementowanego w układach o strukturze macierzowej. Ta metoda jest oparta na optymalnym kodowaniu stanów i rozbijaniu macierzy termów na dwie podmacierze (rys. 2). Takie podejście pozwala zmniejszyć liczbę linii w tabeli przejść automatu Moore'a do liczby linii równoważnej automatowi z wyjściami typu Mealy'ego (tab. 2). Artykuł przedstawia także przykład zastosowania proponowanej metody.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 939-941
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Analiza rozwiązań układowych zmniejszających rezystancję przewodzenia w przełącznikach analogowych
Analysis of circuit solutions decreasing on-resistance in analog switches
Autorzy:
Szcześniak, A.
Myczuda, Z.
Powiązania:
https://bibliotekanauki.pl/articles/157302.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
przełącznik analogowy
układ przełączający
rezystancja przewodzenia
zmniejszenie rezystancji
symulacja przełączników analogowych
analog switch
switching circuit
on-resistance
decrease of resistance
simulation of analog switches
Opis:
W artykule przedstawiono rozwiązania układowe pozwalające na zmniejszenie rezystancji przewodzenia przełączników analogowych. Przeprowadzono symulację trzech rozwiązań układów przełączających analizując ich właściwości. Określono podstawowe parametry oraz zbadano stabilność tych układów. Dla ulepszonego układu przełączającego ze sprzężeniem zwrotnym przeprowadzono analizę matematyczną, uwzględniając pojemności pasożytnicze przełącznika i wzmacniacza operacyjnego.
This paper presents a new circuit design enabling the decrease in on-resistance of analog switches. The simulation of three switching circuit solutions was performed when analysing their properties. Basic parameters were determined and the stability of these circuits was tested. The mathematical analysis (taking into account parasitic capacitances of the analog switch and operational amplifier) was carried out for the improved switching circuit with feedback. It was found that the improved switching circuit with feedback (Fig.3) has the highest parameters in comparison with other switching circuits on transistors and operational amplifiers: resistance of the switching circuit in closed state is lower than 0.02 - switching-on time of the switching circuit is practically equal to that of a single analog switcher used in switching circuits. The proposed mathematical model reflects properly the real switching circuit, which was confirmed by the closeness of the results obtained from the model analysis and the real model simulation.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 3, 3; 269-273
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Redukcja układu logicznego mikroprogramowanego automatu Moorea przy kodowaniu zbiorów wyjściowych zmiennych
Reduction of a microprogrammable Moore automaton logic circuit with encoding the sets of output variables
Autorzy:
Titarenko, L.
Hebda, O.
Barkalov, A.
Powiązania:
https://bibliotekanauki.pl/articles/972135.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
mikroprogramowany automat Moore'a
nano-PLA
stany pseudoekwiwalentne
układ logiczny
microprogrammable Moore automaton
pseudoequivalent states
logic circuit
Opis:
W artykule została przedstawiona metoda syntezy mikroprogramowanego automatu Moore'a implementowanego w układach nano-PLA. Metoda ta jest ukierunkowana na redukcję zasobów sprzętowych, potrzebnych do implementacji automatu Moore'a. Jest ona oparta na przedstawieniu następnego kodu stanu jako konkatenacji kodu klasy zbioru wyjściowych zmiennych i kodu wierzchołka. Takie podejście pozwala wyeliminować zależność między stanami i wyjściowymi zmiennymi, a także zmniejszyć liczbę linii w tabeli przejść automatu Moore'a do odpowiedniej liczby linii w równoważnym automacie Mealy’ego.
The model of a microprogrammable Moore automaton is often used during the digital control systems realization [1 – 3]. The development of microelectronics has led to appearance of different programmable logic devices [7, 8] which are used for implementing micro-programmable automaton (MPA) logic circuits. One of the important problems of Moore MPA synthesis is the decrease of chip space occupied by the MPA logic circuit. The methods of solution of this problem depend strongly on logic elements used for implementing the MPA logic circuit [2 – 4]. In this paper we discuss the case when nanoelectronic programmable logic arrays (PLA) are used for implementing the Moore MPA logic circuit. The proposed method is based on representation of the next state code as a concatenation of code for the class of collection of output variables and code of the vertex (Fig. 2). In this method the classes of the pseudoequivalent states are used [1, 9]. Such an approach allows reducing the number of rows of the Moore MPA structure table up to the value of the equivalent Mealy MPA. As a result the area of the matrices generating input memory functions is optimized.
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 8, 8; 772-775
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Optymalizacja układu logicznego mikroprogramowanego automatu Moorea przy użyciu nano-PLA
Optimization of a logic circuit of the microprogrammed Moore machine with use of nano-PLA
Autorzy:
Titarenko, L.
Hebda, O.
Barkalov, A.
Powiązania:
https://bibliotekanauki.pl/articles/156294.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
mikroprogramowany automat Moore'a
nano-PLA
stany pseudoekwiwalentne
układ logiczny
microprogrammable Moore automaton
pseudoequivalent states
logic circuit
Opis:
W artykule została przedstawiona metoda syntezy mikroprogramowanego automatu Moore'a implementowanego w układach nano-PLA. Metoda jest ukierunkowana na redukcję zasobów sprzętowych, potrzebnych do implementacji automatu Moore’a. Jest ona oparta na optymalnym kodowaniu stanów i rozbijaniu matrycy termów na dwie części. Takie podejście pozwala zmniejszyć liczbę linii w tablice przejść automatu Moore’a do odpowiedniej liczby linii w równoważnym automacie z wyjściami typu Mealy’ego.
The model of the microprogrammable Moore automaton [6] is often used during the digital control systems realization [1, 4]. The development of microelectronics has led to appearance of different programmable logic devices [13, 15, 18], which are used for implementing microprogrammable automaton (MPA) logic circuits. One of the important problems of MPA synthesis is the decrease in the chip space occupied by MPA logic circuit. Solution of this problem allows decreasing the power consumption and increasing the clock rate. The methods of solution of this problem depend strongly on logic elements used for implementing the MPA logic circuit [2, 3, 13, 15]. In this paper we discuss the case when nanoelectronic programmable logic arrays (PLA) are used for implementing Moore MPA logic circuit. The approach is connected with optimal state encoding and decomposition of a matrix of terms in two sub-matrices (Fig. 2). To do it, the classes of the pseudoequivalent states are used [1, 4]. Such an approach allows reducing the number of rows of the structure table of Moore MPA up to this value of the equivalent Mealy MPA. As a result the area of the matrices generating input memory functions is optimized. The example of application of the proposed methods is given.
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 11, 11; 1186-1190
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Electrochemical grinding of titanium-containing materials
Autorzy:
Przystupa, K.
Litak, G.
Powiązania:
https://bibliotekanauki.pl/articles/102219.pdf
Data publikacji:
2017
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
hybrid processes
electrochemical grinding (ECG)
micro short-circuit
time-frequency analysis
Opis:
The paper focuses on machining difficult-to-cut materials where a significant component is titanium. The paper discusses a complex process of electrochemical grinding (ECG). A practical example was given by discussing the results of ECG. Selected difficult-to-cut materials, along with their typical ECG properties, were compared. In addition, the paper discusses the phenomenon of micro short-circuits constituting a form of an interference characteristic for the process. The results presented in the paper refer to the phenomenon of a micro short-circuits, i.e. the case when a rapid and uncontrolled electrical discharge occurs in the machining zone. The paper presents examples of recorded micro short-circuits and attempts a time-frequency analysis regarding the occurrence of the disturbance. To reveal the dynamics of the ECG process we applied wavelet analysis.
Źródło:
Advances in Science and Technology. Research Journal; 2017, 11, 4; 183-188
2299-8624
Pojawia się w:
Advances in Science and Technology. Research Journal
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wirtualna realizacja quasi-zrównoważonego miernika do pomiaru wskaźników stanu izolacji elektrycznej typu pojemnościowego
Virtual realization of a quasi-balanced circuit for measuring the dielectric condition index of capacitance type
Autorzy:
Cichy, A.
Skórkowski, A.
Powiązania:
https://bibliotekanauki.pl/articles/155743.pdf
Data publikacji:
2009
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
układ quasi-zrównoważony
pomiar pojemności
wskaźnik stanu izolacji elektrycznej typu pojemnościowego
przyrząd wirtualny
quasi-balanced circuit
capacitance measurement
dielectric condition index of capacitance type
virtual instrument
Opis:
W artykule przedstawiono wirtualną realizację układu do pomiaru wskaźników izolacji typu pojemnościowego. Uproszczony model dielektryka przedstawiono na rys. 1. Rezystancja dielektryka jest modelowana jako RX, pojemność jako CX oraz gałąź absorpcyjna jako połączenie szeregowe RaCa [1]. Pojemność CX zależy od częstotliwości i jedną z metod oceny stanu izolacji jest spektroskopia pojemnościowa. Wymaga ona wykonania szeregu pomiarów pojemności CX w szerokim zakresie częstotliwości. Wspomniana metoda może być uproszczona poprzez pomiary tylko w dwóch punktach - przy 2 Hz i 50 Hz. Relacja pomiędzy pojemnościami przy tych częstotliwościach jest nazywana wskaźnikiem C2/C50 i pozwala na ocenę stanu izolacji. Na przykład suchy materiał dielektryczny posiada wspomniany wskaźnik z zakresu 1,2…1,4. Przedstawiona metoda pomiaru wskaźnika typu pojemnościowego wykorzystuje ideę quasi-zrównoważonego pomiaru pojemności poprzez pomiar modułu impedancji [3] pokazaną na rys. 3. Mierzona pojemność jest obliczana według równania (5). Metoda została sprawdzona symulacyjnie oraz na rzeczywistym obiekcie typu RC. Schemat blokowy układu wirtualnego jest przedstawiony na rys. 3. Rezultaty badań symulacyjnych I rzeczywiste pomiary potwierdziły możliwość pomiaru wskaźników typu pojemnościowego z dokładnością wystarczającą do testowania linii kablowych. Wyniki pomiarów pojemności w układzie wirtualnym przedstawiono w tab. 1. Zaprezentowana metoda jest łatwa do wirtualizacji z zastosowaniem karty pomiarowej USB i pakietu LabVIEW.
A virtual realization of a circuit for measurements of capacitance insulation indicators is presented in this paper. The simplified dielectric model is shown in Fig. 1. The dielectric resistance is modelled as RX, its capacitance as CX and the absorption branch is modelled as a series Ra Ca connection [1]. The capacitance CX depends on the frequency and one of the methods of assessing the dielectric condition is the capacitance spectroscopy. It requires a number of capacity CX measurements within a wide range of frequencies. This method can be simplified by measuring only at 2 points - at 2 Hz and 50 Hz. The relationship between capacitances at these frequencies is called the C2/C50 index and allows assessing the insulation condition. For example a dry dielectric material has this index within the range of 1.2…1.4. The presented method for measurements of the capacitance index uses an idea of a quasi-balanced capacitance measurement by measuring the impedance modulus [3] shown in Fig. 2. The measured capacity is calculated according to (5). The method has been tested in simulations and in a real RC circuit. A block diagram of the virtual instrument is shown in Fig. 3. The results of simulations and real measurements confirmed the possibility of measuring the capacity indica-tors with the accuracy sufficient for testing cable lines. The results of capacitance measurements realized with the virtual meter for different frequencies are presented in Tab. 1. The method is easy for virtualization with an USB acquisition card and the LabVIEW packet.
Źródło:
Pomiary Automatyka Kontrola; 2009, R. 55, nr 1, 1; 34-37
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Synteza odwracalnych układów logicznych
Synthesis of reversible logic circuits
Autorzy:
Kerntopf, P.
Powiązania:
https://bibliotekanauki.pl/articles/155614.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
odwracalne bramki logiczne
algorytmy syntezy odwracalnych układów
reversible logic gates
algorithms for reversible circuit synthesis
Opis:
Opracowywanie metod syntezy binarnych odwracalnych układów logicznych rozpoczęto niedawno. Artykuł zawiera krótki przegląd publikacji na ten temat, w tym wyniki autora.
The development of synthesis methods for binary reversible logic circuits has started recently. The paper presents a brief survey of publications on the topic including the author's results.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 78-80
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Algorytm syntezy kombinacyjnych układów odwracalnych
Algorithm for reversible circuit synthesis
Autorzy:
Skorupski, A.
Szyprowski, M.
Kerntopf, P.
Powiązania:
https://bibliotekanauki.pl/articles/155105.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
odwracalne układy logiczne
bramki Toffoliego
reversible logic circuits
Toffoli gates
Opis:
W pracy przedstawiono koncepcję nowego algorytmu syntezy układów odwracalnych. Jest on oparty na oryginalnej reprezentacji zamiany wierszy w tablicy prawdy. Dla układów o trzech wejściach i trzech wyjściach sformułowano kryteria takiego doboru bramek, aby otrzymać układ zbliżony do optymalnego. Następnie podano przykład zastosowania przedstawionego algorytmu do syntezy układów o trzech wejściach i trzech wyjściach z bramek Toffoliego.
A gate or circuit is reversible if there is one-to-one correspondence between its input signals and output signals, i.e. if they implement bijective functions. Research on reversible logic circuits is motivated by advances in quantum computing, nanotechnology and low-power design. Recently, the attention has been focused on the synthesis of reversible circuits built from the NCT library of gates consisting of NOT, CNOT and Toffoli gates. This paper presents a novel algorithm for synthesis of reversible circuits. It is based on a new representation of row exchanges in the truth table. There is described how each possible row exchange determines the set of subsequent gates in a circuit, basing on the newly introduced cube of row exchanges. Next, the criteria for the choice of NCT reversible gates are formulated. For an exemplary function, the presented algorithm generates an optimal reversible circuit with 3 inputs and 3 outputs. It can also be generalized to any number of inputs and outputs.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 858-860
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-15 z 79

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies