Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "address" wg kryterium: Wszystkie pola

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-7 z 7
    Tytuł:
    Modelowanie i pomiary nagłośnienia audytorium
    Modelling and measurements of public address system
    Autorzy:
    Lasota, H.
    Mazurek, R.
    Powiązania:
    https://bibliotekanauki.pl/articles/153774.pdf
    Data publikacji:
    2008
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    systemy nagłośnieniowe
    kanał komunikacyjny
    odpowiedź impulsowa kanału
    metoda MLS
    zrozumiałość mowy
    public address systems
    communication channel
    channel impulse response
    MLS technique
    speech intelligibility
    Opis:
    Uwaga projektantów systemów nagłośnieniowych zogniskowana jest na tzw. akustyce pomieszczenia, w którym realizowany jest przekaz słowny. Zjawiska pogłosowe związane z geometrią sali audytoryjnej, wynikające z wielokrotnych odbić fali dźwiękowej uznawane są za dominujące. Artykuł podejmuje niedoceniany problem wpływu liczby i rozmieszczenia głośników w sali na jakość przekazu. Superpozycji sygnałów dochodzących do słuchacza z wielu źródeł towarzyszy zjawisko interferencji, które prowadzi do istotnej modyfikacji odbieranych sygnałów. Zniekształcenia wprowadzane przez system nagłaśniający zbadano przyjmując model systemowo-liniowy, w którym właściwości transmisyjne systemów komunikacji są określane funkcjami odpowiedzi impulsowych i funkcjami przenoszenia. Zaprezentowano wyniki symulacji i pomiarów, zwracając uwagę na wpływ, jaki zwielokrotnianie źródeł dźwięku ma na formanty - parametry fonemów istotne dla zrozumiałości mowy.
    Public address systems are designed with attention focused on acoustic features of the auditory hall. Reverberation phenomena related to the hall geometry, coming from multiple reflections of the sound wave are taken for dominating ones. The paper undertakes the underestimated problem of the influence of the number and distribution of loudspeakers on the communication quality. Linear superposition of signals reaching the listener from numerous sources is accompanied by interference effects that lead to deep modification of received signals. Deformations introduced by public address system has been analyzed with the use of linear systems model in which transmission features of communication systems are characterized by impulse response functions and transfer functions. Some results of simulation and measurements has been presented, showing the influence of the use of multiple sound sources on formants - phoneme parameters important for speech intelligibility.
    Źródło:
    Pomiary Automatyka Kontrola; 2008, R. 54, nr 3, 3; 148-152
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Realizacja dekodera adresów z zastosowaniem w pełni określonych funkcji boolowskich
    Address Generator Realization Using Completely-Specified Boolean Functions
    Autorzy:
    Majchrzyk, M.
    Borowik, G.
    Darakchiev, R.
    Powiązania:
    https://bibliotekanauki.pl/articles/156202.pdf
    Data publikacji:
    2008
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    synteza logiczna
    generator adresu
    układy sekwencyjne
    dekompozycja
    FPGA
    pamięci wbudowane
    komórka logiczna
    logic synthesis
    Address Generator
    finite state machine
    decomposition
    embedded memories
    logic cell
    Opis:
    Prezentujemy efektywną metodę syntezy w pełni określonych funkcji boolowskich charakteryzujących się dużą dysproporcją występującą na wyjściu. Opisywane funkcje zawierają jedynie mały podzbiór słów dla których wartość jest równa 1. Opracowano specjalny algorytm selekcji takich wektorów. Badania zostały wykonane na układach programowalnych FPGA Stratix firmy Altera. W porównaniu do klasycznych metod syntezy osiągnęliśmy, przy porównywalnym użyciu wbudowanych bloków pamięciowych EMB, redukcję zasobów logicznych LUT - średnio do 95%.
    We are proposing a cost-efficient realization scheme for completely-specified logic functions characterized by a huge disproportion. The functions described contain millions of input words but only few of them can give us information. An appropriate method of logic synthesis for identifying mentioned vectors (registered vectors) has been developed. In this method logic functions are implemented using both embedded memory blocks and LUT-based programmable logic blocks available in today's FPGAs. In comparison with the classical logic synthesis methods we have obtained extremely encouraging results: with a comparable number of EMBs, the number of logic cells has been reduced by 95%. The investigation has been implemented using Altera's Stratix devices.
    Źródło:
    Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 505-507
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Wykorzystanie zasobów sprzętowych w mikroprogramowanych układach sterujących z kodowaniem kolekcji mikrooperacji
    Use of hardware resources for compositional microprogram control units with microoperation collections encoding
    Autorzy:
    Kołopieńczyk, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/158103.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    układ mikroprogramowany, konwerter adresu
    mikrooperacje
    współdzielenie kodów
    micoprogram control unit
    address converter
    microoperation
    code sharing
    Opis:
    W artykule omówiono wyniki prac nad wydajnym wykorzystaniem zasobów sprzętowych w mikroprogramowanych układach sterujących z wykorzystaniem metody współdzielenia kodów z kodowaniem kolekcji mikrooperacji. Porównano dwa typy układów mikroprogramowanych: układ z konwerterem adresu oraz układ bez konwertera. Badania wykazały, że zastosowanie metody współdzielenia kodów z kodowaniem mikrooperacji oraz wprowadzenie bloku konwertera adresu do mikroprogramowanego układu sterującego skutkuje, dla niektórych przypadków, co najmniej 30% zmniejszeniem rozmiaru pamięci jednostki sterującej implementowanej jako mikroprogramowany układ sterujący.
    paper presents results of efficient use of hardware resources for a microprogram control unit with code sharing and microoperation collections encoding. Two types of microprogram control unit are compared; structures with and without an address converter (Fig. 2). Xilinx ISE 8.2i package was used for synthesis and implementation of the microprogram control unit [7]. The target platform was the FPGA device Xilinx Virtex-II Pro xc2vp30-7ff896c. It can be concluded that implementation of the compositional microprogram control unit with codes sharing and microoperation collections encoding presented in this work results in decrease of the control memory size required for the control unit. In some cases the memory consumption drops even by 30% in comparison to the implementation without the address converter. This paper is divided into four parts. The first paragraph is a brief introduction to the issues of compositional microprogram control unit design [1, 8]. In the second and third paragraphs the results of resource utilisation are presented. The last - fourth - paragraph contains a summary.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 10, 10; 1144-1146
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Analiza zużycia zasobów sprzętowych w mikroprogramowanych układach sterujących ze współdzieleniem kodów
    Analysis of resource utilization in compositional microprogram control units with code sharing
    Autorzy:
    Kołopieńczyk, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/154317.pdf
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    sieć działań
    mikroprogramowany układ sterujący
    konwerter adresu
    flow-chart
    compositional microprogram control unit (CMCU)
    address converter
    Opis:
    W artykule zaprezentowano wyniki prac nad zmniejszeniem zużycia zasobów sprzętowych w mikroprogramowanych układach sterujących ze współdzieleniem kodów. Porównano dwa typy układów mikroprogramowanych: układ z konwerterem adresu oraz układ bez konwertera. Do syntezy i implementacji struktur wykorzystano oprogramowanie Xilinx ISE 8.2i. Zastosowano cztery dostępne w pakiecie ISE strategie optymalizacji. Platformę docelową stanowił układ FPGA Xilinx Virtex-II Pro (xc2vp30-7ff896c). Badania wykazały, że wprowadzenie bloku konwertera adresu skutkuje, dla niektórych przypadków, co najmniej 50 % zmniejszeniem rozmiaru pamięci mikroprogramowanego układu sterującego ze współdzieleniem kodów.
    The paper presents the results of investigations on decrease in hardware resources usage in microprogram control units with code sharing. Two types of microprogram control units are compared: a structure with the address converter and that without it. Xilinx ISE 8.2i package was used for synthesis and implementation of the microprogram control unit. Four optimization strategies available in the package ISE were applied. Two strategies focus on the resources usage optimisation (area level 1, area level 2); the other two - on the device maximum frequency (speed level 1, speed level 2). The target platform was the FPGA device Xilinx Virtex-II Pro xc2vp30-7ff896c).The test results show that in some cases the memory consumption drops even by 50 % in comparison with the implementation without the address converter. It should be noted that adding an additional block (address converter) to the microprogram control unit does not cause an increase in the hardware resource use. The paper is divided into four parts. First section is a brief introduction to the issues of compositional microprogram control unit design. In second and third sections the results of resource utilisation are presented. The last - fourth - chapter contains a summary.
    Źródło:
    Pomiary Automatyka Kontrola; 2009, R. 55, nr 7, 7; 482-484
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Filtrowanie adresów sieciowych w sprzętowym systemie bezpieczeństwa typu Firewall
    Network address filtering in a hardware Firewall security system
    Autorzy:
    Twardy, M.
    Sułkowski, G.
    Wiatr, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/154319.pdf
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    systemy bezpieczeństwa informatycznego
    układy programowalne
    języki opisu sprzętu
    Ethernet
    firewall
    IT Security Systems
    programmable logic
    hardware description language
    Opis:
    W niniejszym artykule zaprezentowano wyniki praktycznej realizacji sprzętowego klasyfikatora adresów sieciowych opartego o dedykowaną pamięć TCAM (ang. Ternary Content-Addressable Memory). Opracowana metoda implementacji pamięci TCAM charakteryzuje się dużą szybkością pracy oraz znacznie efektywniejszym wykorzystaniem zasobów układów FPGA w porównaniu do komercyjnych wersji oferowanych przez firmę Xilinx.
    The paper presents the results of practical realization of a network address and protocol type classifier based on Ternary Content-Addressable Memory (TCAM). The first section deals with a subject of packet classification. The second one describes the packet classifier internal structure, characterizing in details each of the elements included in the classifier, according to the block diagram of Fig. 1. The address filter architecture (shown in Fig. 2) assumed by the authors is discussed in the third section. The fourth section contains some details concerning the TCAM cells array functionality and implementation method. The last section summarizes the results obtained. The new TCAM architecture based on RAM16X1S storage elements adopted by the authors is much more effective than the commercial solution generated by the Xilinx COREGenerator software. The device resources requirements are over two times lower than the resources required by the COREGenerator version. This significant reduction causes improvements in overall timing characteristics. The estimated maximum operating frequency for the address and protocol type filter is 160 MHz. It means that the module can analyze about 160 million packets per second. The research work is in line with the rapidly developing trend towards using reprogrammable logic for securing data transfer in information technology networks.
    Źródło:
    Pomiary Automatyka Kontrola; 2009, R. 55, nr 7, 7; 479-481
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Projektowanie CMCU z elementarnymi łańcuchami i kodowaniem kolekcji mikrooperacji
    Design of CMCU with EOLC and Encoding of Collections of Microoperations
    Autorzy:
    Kołopieńczyk, M.
    Titarenko, L.
    Barkalov, A. A.
    Powiązania:
    https://bibliotekanauki.pl/articles/155708.pdf
    Data publikacji:
    2007
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    mikroprogramowany układ sterujący
    konwerter adresów
    łańcuchy elementarne
    compositional microprogram control unit (CMCU)
    address transformer
    elementary operational linear chains
    Opis:
    W artykule zaprezentowano unikalny sposób projektowania mikroprogramowanego układu sterującego z wykorzystaniem metody współdzielenia kodów z kodowaniem kolekcji mikrooperacji. W metodzie tej wprowadzono specjalny konwerter adresów, który generuje adresy mikroinstrukcji reprezentowane poprzez pary . Do opisu algorytmu sterowania wykorzystano sieć działań z elementarnymi łańcuchami. Takie podejście umożliwia wykorzystanie wszystkich zalet metody współdzielenia kodów niezależnie od charakterystyki interpretowanej sieci działań. Zaproponowana metoda umożliwia zmniejszenie rozmiaru pamięci w stosunku do wszystkich innych znanych metod projektowania jednostek sterujących. W artykule przedstawiono także przykład zastosowania proponowanej metody.
    The method of design of compositional microprogram control unit with codes sharing and collections of microoperations is proposed. The proposed method is based on application of special address transformer to form an address of microinstruction on the base of its representation as pair . The control algorithm is described using flow-chart with elementary operational linear chains. Such approach permits to use all positive features of codes sharing independently on characteristics of interpreted flow-chart of algorithm. The proposed method permits to decrease the size of control memory in comparison with all known methods of such control units design. An example of proposed method application is given.
    Źródło:
    Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 51-53
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Implementacja kontrolera mikroprocesorowych układów transmisji równoległej w strukturach CPLD
    Implementation of a hardware controller of microprocessor PPI devices in CPLD structures
    Autorzy:
    Arnold, K.
    Michalak, S.
    Powiązania:
    https://bibliotekanauki.pl/articles/156511.pdf
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    systemy mikroprocesorowe
    transmisja równoległa
    układy CPLD
    dekodowanie adresów
    kontroler przerwań
    microprocessor systems
    parallel transmission
    CPLD
    address decoding
    interrupt controller
    Opis:
    W pracy przedstawiono możliwości zwiększania liczby wejść i wyjść równoległych w systemach mikroprocesorowych z wykorzystaniem programowalnych układów peryferyjnych. Wskazano ograniczenia w zakresie rozszerzania portów równoległych i zaproponowano rozwiązanie problemu multi-liniowej komunikacji mikrokontrolerów z otoczeniem przez sterowanie zewnętrznych specjalizowanych układów peryferyjnych z poziomu kontrolera CPLD, odpowiedzialnego za dekodowanie adresów wejścia/wyjścia i przyjmowanie zgłoszeń przerwań.
    In this paper the possibility of increasing parallel inputs and outputs in microprocessor systems with a programmable peripheral interface (PPI) is presented. The requirements and restrictions associated with expanding parallel ports for microprocessors with internal bus and microprocessors with external access memory are described. The basic system with a central processor unit and parallel transmission device(s) is described (Fig. 1) and parallel interface modes for 82C55A PPI are shown (Figs. 2, 3). An example of multi-channel communication between a microcontroller and external units, with hardware CPLD controller and PPI devices, is given. The controller is responsible for input/output address decoding and interrupts receiving (Fig. 4). The external address/interrupt controller minimizes the time required by the microcomputer for interruption of the current program, servicing of the peripheral units, and resumption of the interrupted program. The basic requirements for programmable devices working as controllers in input/output parallel integrated subsystems are shown. The controller was implemented in one of XC9500XL family devices (Tab. 1). For each device from this family the I/Os are fully 5V (CMOS, TTL) tolerant even though the core power supply is 3.3 volts. In mixed (5V/3.3V/2.5V) systems a controller can work with low power supply microprocessors (Fig. 5). Use of this one programmable device gives us a chance for creating a flexible controller (Fig. 6) which can work with different kinds of 8-bit central units.
    Źródło:
    Pomiary Automatyka Kontrola; 2012, R. 58, nr 7, 7; 635-637
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-7 z 7

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies