Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "H∞ design" wg kryterium: Temat


Wyświetlanie 1-2 z 2
Tytuł:
Robust control of depth of anesthesia based on H∞ design
Autorzy:
Caiado, D. V.
Lemos, J. M.
Costa, B. A.
Powiązania:
https://bibliotekanauki.pl/articles/229439.pdf
Data publikacji:
2013
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
depth of anesthesia
model uncertainty
robust control feedback
H∞ design
μ-synthesis
Opis:
This paper presents a case study on the design of a robust controller for the depth of anesthesia (DoA) induced by the drug propofol. This process is represented by a linear model together with a non-parametric uncertainty description that is evaluated using a patient model bank with 20 patients undergoing sedation. By using H∞ methods, the controller is aimed to comply with robust stability and performance specifications for the class of patient models considered. A minimization problem of sensitivity and complementary sensitivity is made to design the controller. The controller that results from this procedure is approximated by a controller with a lower order, that in turn is redesigned in discrete time for computer control application. The resulting controller is evaluated in simulations using a realistic nonlinear model of DoA.
Źródło:
Archives of Control Sciences; 2013, 23, 1; 41-59
1230-2384
Pojawia się w:
Archives of Control Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Architecture Design of The Hardware H.264/AVC Video Decoder
Autorzy:
Roszkowski, M.
Abramowski, A.
Wieczorek, M.
Pastuszak, G.
Powiązania:
https://bibliotekanauki.pl/articles/226831.pdf
Data publikacji:
2010
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
H.264/AVC
video compression
FPGA
architecture design
Opis:
The need for real-time video compression systems requires a particular design methodology to achieve high troughput devices. The paper describes the architecture of the H.264/AVC decoder able to support SDTV and HDTV resolutions. The design applies many optimization techniques to reduce the resource consumption and maximize the throughput. The archietcture is verified with the software reference model JM16 and synhesized for FPGA technology. The maximal working frequency is 100 MHz for Stratix II devices.
Źródło:
International Journal of Electronics and Telecommunications; 2010, 56, 3; 291-300
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-2 z 2

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies