- Tytuł:
-
RNS/TCS converter design using high-level synthesis in FPGA
Wysokopoziomowa synteza konwertera RNS/U2 w FPGA - Autorzy:
-
Smyk, R.
Czyżak, M. - Powiązania:
- https://bibliotekanauki.pl/articles/269200.pdf
- Data publikacji:
- 2017
- Wydawca:
- Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
- Tematy:
-
Residue Number System
RNS
two's-complement system
TCS
Chinese Remainder Theorem I
CRT I
FPGA
system resztowy
system z uzupełnieniem do 2
U2
konwerter RNS/U2
chińskie twierdzenie o resztach - Opis:
-
An experimental high-level synthesis (HLS) of the residue number system (RNS) to two’s-complement system (TCS) converter in the Vivado Xilinx FPGA environment is shown. The assumed approach makes use of the Chinese Remainder Theorem I (CRT I). The HLS simplifies and accelerates the design and implementation process, moreover the HLS synthesized architecture requires less hardware by about 20% but the operational frequency is smaller by 30% than that for the VHDL designed converter.
W pracy przedstawiono eksperymentalną wysokopoziomową syntezę w FPGA konwertera L systemu resztowego do systemu reprezentacji z uzupełnieniem do 2 (U2). W zastosowanym podejściu wykorzystano algorytm konwersji na bazie chińskiego twierdzenia o resztach (CRT 1), Zauważono, że synteza wysokopoziomowa ułatwia proces projektowania oraz zauważalnie skraca czas testowania układu. Zaprojektowana architektura konwertera przy wykorzystaniu syntezy wysokopoziomowej pochłania o około 20% zasobów układu FPGA mniej niż dla konwertera zaprojektowanego przy użyciu języka VHDL, jednak maksymalna częstotliwość pracy jest niższa o około 30%. - Źródło:
-
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2017, 57; 121-126
1425-5766
2353-1290 - Pojawia się w:
- Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
- Dostawca treści:
- Biblioteka Nauki
Artykuł