Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "IEC-61131-3" wg kryterium: Temat


Wyświetlanie 1-4 z 4
Tytuł:
Architektura niskoenergetycznego uniwersalnego sterownika programowalnego
Architecture of Low Energy Universal Programmable Controller
Autorzy:
Hubacz, Marcin
Pawłowicz, Bartosz
Trybus, Bartosz
Powiązania:
https://bibliotekanauki.pl/articles/2174230.pdf
Data publikacji:
2022
Wydawca:
Sieć Badawcza Łukasiewicz - Przemysłowy Instytut Automatyki i Pomiarów
Tematy:
PLC
Internet Rzeczy
Low Power
IEC 61131-3
Internet of Things
Opis:
Artykuł przedstawia koncepcję budowy architektury niskoenergetycznego sterownika programowalnego opracowanego zgodnie z normą IEC 61131-3. Uniwersalność dotyczy swobody wyboru jednostki centralnej oraz możliwości łatwej wymiany algorytmu sterującego. Do proponowanego rozwiązania wybrana zostaje jedna z omówionych trzech metod opracowywania i dystrybucji oprogramowania. W ramach prac przygotowany został prototypowy sterownik w oparciu o elementy ewaluacyjne, z przeznaczeniem do pracy w środowisku rozproszonym. W artykule przedstawiono również porównanie wydajności energetycznej wybranych układów STM32 z kilku odmiennych serii.
The article presents the concept of building a low-energy programmable controller architecture developed in accordance with the IEC 61131-3 standard. The universality concerns the freedom of choice of the central unit and the possibility of easy replacement of the control algorithm. One of the three methods of software development and distribution is selected for the proposed solution. As part of the work, a prototype controller was prepared based on evaluation elements, intended to work in a distributed environment. The article also presents a comparison of the energy efficiency of selected STM32 systems from several different series.
Źródło:
Pomiary Automatyka Robotyka; 2022, 26, 4; 79--84
1427-9126
Pojawia się w:
Pomiary Automatyka Robotyka
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Implementacja środowiska inżynierskiego na przykładzie pakietu CPDev
Implementation of Engineering Environment - Case Study: CPDev Package
Autorzy:
Rzońca, Dariusz
Sadolewski, Jan
Stec, Andrzej
Świder, Zbigniew
Trybus, Bartosz
Trybus, Leszek
Powiązania:
https://bibliotekanauki.pl/articles/277809.pdf
Data publikacji:
2020
Wydawca:
Sieć Badawcza Łukasiewicz - Przemysłowy Instytut Automatyki i Pomiarów
Tematy:
środowisko inżynierskie
IEC 61131-3
język pośredni
maszyna wirtualna
translator
HMI
komunikacja
sterownik przemysłowy
engineering environment
intermediate language
virtual machine
communication
industrial controller
Opis:
Norma IEC 61131-3 definiuje pięć języków programowania sterowników przemysłowych. Norma ta jest powszechnie stosowana, wiele środowisk inżynierskich jest z nią całkowicie, bądź częściowo zgodnych. W literaturze opisano kilka akademickich rozwiązań, jednak zazwyczaj implementują one jedynie wybrane elementy normy (np. tylko jeden lub dwa języki). Komercyjne środowiska inżynierskie zwykle obsługują wszystkie języki, ale ich dokumentacja skupia się na korzystaniu ze środowiska, natomiast rzadko ujawniane są szczegóły dotyczące wewnętrznej architektury i implementacji. W artykule przedstawiono takie rozwiązania dla pakietu inżynierskiego CPDev. Architektura bazująca na maszynie wirtualnej sprawia, że środowisko jest przenośne, co ułatwia wdrożenie na różnych platformach sprzętowych. W artykule przedstawiono kilka wdrożeń przemysłowych środowiska CPDev.
The IEC 61131-3 standard defines five languages, dedicated for programming industrial controllers. The standard is commonly used, there are numerous engineering environments fully or partially compatible with it. Several academic solutions have been described in the literature, but they typically implement only selected parts of the IEC 61131-3 standard (e.g. only one or two languages). On the other hand, commercial engineering environments usually implement all languages, but their documentation focuses on the application of the environment, whereas details about internal architecture and implementation are rarely disclosed. The paper describes such internal details of the CPDev engineering environment. The architecture based on the virtual machine makes the environment portable, thus facilitate implementation on diverse hardware platforms. Several industrial implementations of CPDev are also mentioned.
Źródło:
Pomiary Automatyka Robotyka; 2020, 24, 1; 21-28
1427-9126
Pojawia się w:
Pomiary Automatyka Robotyka
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Implementacja algorytmu regulacji predykcyjnej MPC w sterownikach programowalnych
Implementation of Predictive Control Algorithm in Programmable Logic Controllers
Autorzy:
Tarnawski, J.
Powiązania:
https://bibliotekanauki.pl/articles/277424.pdf
Data publikacji:
2013
Wydawca:
Sieć Badawcza Łukasiewicz - Przemysłowy Instytut Automatyki i Pomiarów
Tematy:
hierarchiczny model systemu sterowania
zaawansowane algorytmy sterowania
regulacja predykcyjna MPC
sterowniki programowalne
norma IEC 61131-3
ograniczenia platformy PLC
proces implementacji algorytmu regulatora MPC
weryfikacja w pętli sprzętowej
hierarchical control system
advanced control algorithms
model predictive control
programmable logic controller (PLC)
norm IEC-61131-3
PLC programming limits
process of MPC implementation
verification in hardware-in-the-loop
Opis:
Sterowniki programowalne PLC (ang. Programmable Logic Controllers) są główną przemysłową platformą implementacji algorytmów sterowania bezpośredniego. Standardowo producenci PLC udostępniają programistom jedynie podstawowe algorytmy sterowania. W niniejszym artykule rozważana jest implementacja w PLC zaawansowanej metody sterowania - algorytmu MAC/MPC (ang. Model Algorithmic Control/Model Predictive Control) ze względu na jego walory użytkowe oraz stosunkowo złożony proces implementacji. Regulacja MPC może być implementowana również w warstwie nadrzędnej hierarchicznego modelu systemu sterowania, dlatego prezentowany jest cały model. W artykule opisano proces weryfikacji regulatora MPC zaimplementowanego w PLC w warunkach pętli sprzętowej. Badane są czasy wykonania jednej iteracji regulatora oraz wymagania wobec wielkości pamięci PLC dla konkretnych parametrów regulatora, co może być wykorzystane do szacowania stosowalności na innych platformach i przydatności do sterowania konkretnymi obiektami. Właściwości regulatorów MPC są niedostępne dla klasycznych regulatorów (klasy PID wraz z modyfikacjami i rozwinięciami), zatem implementacja regulacji MPC w PLC istotnie rozwija możliwości sterowania na tej platformie.
PLCs (Programmable Logic Controllers) are the main industrial platform for the implementation of control algorithms. PLC manufacturers provide for programmers only basic control algorithms. With the development of PLC and their successors (Programmable Automation Controller - PAC) appeared increased CPU and memory capabilities of the equipment and fuller implementation of programming languages defined in the standard IEC-61131-3. PLCs and PACs now have the computing power and memory of the personal computer PC a few years ago, they can also be programmed in high level languages using matrix operations. Currently, PLC and PAC allow implementation of almost any discrete control algorithm. In this article it is considered the implementation of advanced control method - the algorithm MAC/MPC (Model Algorithmic Control/Model Predictive Control) due to its usability and for the presentation of the implementation process. MPC can be implemented also in the supervisory layer of hierarchical model of the control system, so the whole model is presented. Verification process of implemented MPC controller in the PLC with hardware-in-a-loop structure is presented. Results of cycle durations and memory requirements tests can be used to estimate the applicability of MPC controller on other platforms and for particular objects. Properties of MPC controllers are not available for the classic PLC controllers (PID class with modifications and expansions), therefore, the implementation of MPC in the PLC significantly expands the control capabilities of this platform.
Źródło:
Pomiary Automatyka Robotyka; 2013, 17, 6; 100-107
1427-9126
Pojawia się w:
Pomiary Automatyka Robotyka
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Edytory graficzne języków LD i FBD w pakiecie CPDev
Graphic Editors of LD and FBD Languages in CPDev Package
Autorzy:
Świder, Zbigniew
Powiązania:
https://bibliotekanauki.pl/articles/277481.pdf
Data publikacji:
2020
Wydawca:
Sieć Badawcza Łukasiewicz - Przemysłowy Instytut Automatyki i Pomiarów
Tematy:
środowisko inżynierskie
IEC 61131-3
maszyna wirtualna
translatory języków LD i FBD
edytory graficzne
grafy AOV
engineering environment
virtual machine
LD and FBD language translators
graphic editors
AOV graphs
Opis:
W artykule opisano edytory graficzne języków LD i FBD wykorzystywane w autorskim środowisku inżynierskim CPDev. Schematy stworzone za pomocą tych edytorów są wstępnie konwertowane do kodu źródłowego w ST, a następnie tłumaczone do autorskiego kodu pośredniego. Unikalną cechą edytorów jest mechanizm automatycznego wyznaczania połączeń między elementami schematu, wykorzystujący algorytm A*. Poszczególne elementy schematu nie mają sztywno określonego położenia w polu roboczym, co wpływa na przejrzystość schematu. W trybie śledzenia on-line, bezpośrednio na schemacie graficznym wyświetlane są wartości wyjść poszczególnych elementów. W tym celu schemat graficzny jest konwertowany do postaci grafu AOV, a następnie upraszczany i bezpośrednio z niego generowany jest kod źródłowy w języku ST. Opracowane edytory graficzne umożliwiają tworzenie zarówno prostych jak i złożonych programów sterowania, jak również zapewniają łatwą edycję, klonowanie fragmentów schematu, zapis, odczyt oraz drukowanie stworzonego diagramu.
The article describes graphic editors of LD and FBD languages used in the CPDev proprietary engineering community. The diagrams created with the help of these editors are pre-converted to source code in ST, and then translated into the author’s intermediate code. A unique feature of these editors is the mechanism of automatically determining connections between diagram elements using the A* algorithm. Individual elements of the diagram do not have a rigid position in the working field (e.g. LD ladder), which significantly affects the transparency of the diagram. In on-line tracking mode, the output values of its individual elements are displayed directly on the graphic scheme. To ensure this, the graphic schema is first converted to an AOV graph, and then simplified and the ST source code is directly generated from it. Developed graphic editors allow creating both simple and complex control programs, as well as ensure easy editing, cloning of fragments of the scheme, saving, loading and printing of the created diagram.
Źródło:
Pomiary Automatyka Robotyka; 2020, 24, 1; 29-34
1427-9126
Pojawia się w:
Pomiary Automatyka Robotyka
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-4 z 4

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies