Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "scheme" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-8 z 8
    Tytuł:
    Long Message Threshold Scheme with a Low Degree Polynomial
    Podział progowy długich wiadomości z wykorzystaniem wielomianów niskiego stopnia
    Autorzy:
    Kryński, J.
    Maćków, W.
    Powiązania:
    https://bibliotekanauki.pl/articles/153576.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    schemat podziału progowego sekretu
    schemat wielosekretowy
    schemat Shamira
    threshold secret sharing scheme
    multi-secret scheme
    Shamir's scheme
    Opis:
    The standard threshold sharing schemes applied directly to large secret are ineffective and dangerous. Ineffectiveness of standard methods results from the need to generate and store a large number of shadows. In turn, the low security level of standard methods may be caused by not taking into account the properties of large files, such as file format and multiple reduplication of the same information contained in it. For these reasons extended methods are used to share large secrets, methods belonging to class of so called multi-secret threshold schemes. Most of them are based on generalized Shamir's scheme. The paper introduces a new threshold secret sharing scheme belonging to the mentioned class. An efficiency of our solution is comparable to other analyzed solutions based on generalized Shamir's scheme while degree of interpolation polynomial is decreased. The performance of the implemented method was additionally compared with the implementation of method using 3DES encryption and classic Shamir scheme to share the encryption key.
    Standardowe schematy podziału sekretu stosowane bezpośrednio do długich wiadomości są nieefektywne i potencjalnie niebezpieczne. Ich niska efektywność wynika głównie z konieczności generowania i przechowywania dużej ilości cieni. Z kolei niski poziom bezpieczeństwa jest następstwem nieuwzględniania właściwości długich wiadomości, takich jak format pliku czy powtarzalność fragmentów informacji w niej zawartej. Z tego powodu w praktyce do podziału długich wiadomości stosuje się metody rozszerzone, tzw. wielosekretowe schematy podziału. Większość z nich oparta jest na uogólnionym schemacie Shamira. W artykule zaproponowano nowy schemat podziału należący do tej klasy metod. Wydajność proponowanego rozwiązania jest porównywalna z innymi przeanalizowanymi rozwiązaniami wykorzystującymi uogólniony schemat Shamira, natomiast wyraźnie niższy jest stopień wykorzystywanych w schemacie wielomianów interpolacyjnych. Efektywność zaimplementowanej metody została dodatkowo porównana z metodą hybrydową wykorzystującą szyfrowani 3DES i klasyczny schemat Shamira do podziału klucza.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 12, 12; 1529-1532
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Fuzzy Reasoning Algorithms for Position Fixing
    Algorytmy wnioskowania rozmytego dla określania pozycji
    Autorzy:
    Filipowicz, W.
    Powiązania:
    https://bibliotekanauki.pl/articles/153422.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    nawigacja
    struktury przekonań
    matematyczna teoria ewidencji
    belief structures
    scheme of combination
    fuzzy reasoning
    terrestrial navigation
    Opis:
    Mathematical Theory of Evidence (MTE) provides methods for reasoning on certain hypothesis based on relative events. In navigation one tries to fix position based on imprecise indications of various aids. The Theory exploits events that can be expressed by fuzzy sets. In the presented application membership grades are degree of location of each element of the search space within selected ranges. Fuzzy sets contain allocation of points within an area of possible ship position. It will be shown how to use the scheme of Dempster-Shafer combination in order to fix position of the ship based on distances and/or bearings taken in terrestrial navigation. The method for adjustment of search space point location is discussed.
    Artykuł poświęcony jest algorytmom określania pozycji na podstawie obserwacji obiektów stałych. W poprzednim swoim opracowaniu autor przedstawił koncepcję wykorzystania Matematycznej Teorii Ewidencji do wyznaczania pozycji statku. Teoria wykorzystuje miary przekonania i domniemania i operuje na strukturach przekonań. Struktury te pozwalają zakodować wiedzę nawigatora dokonującego pomiarów, jak też wyrazić jego niepewność. Składanie rozmytych struktur przekonań prowadzi do selekcji punktu będącego obserwowaną pozycją statku. Zaproponowano prosty algorytm rozwiązania postawionego problemu, był on jednak wrażliwy na niewłaściwe, początkowe rozmieszczenie punktów przestrzeni poszukiwań. Prezentowany algorytm likwiduje to ograniczenie i poprawia jakość otrzymanej pozycji. Siatka określająca zbiór punktów przestrzeni poszukiwań jest wielokrotnie losowo przemieszczana. Dla każdego położenia rejestrowana jest wartość najlepszego rozwiązania, odpowiednia lokalizacja jest następnie wykorzystywana do dalszych obliczeń.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 12, 12; 1491-1494
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Analiza stanów dynamicznych przekształtnika DC/DC sterowanego metodą PWM
    Analysis of dynamic states of a DC/DC converter with the PWM control scheme
    Autorzy:
    Bogdan, A.
    Citko, T.
    Powiązania:
    https://bibliotekanauki.pl/articles/158195.pdf
    Data publikacji:
    2004
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    analiza stanów dynamicznych
    przekształtnik
    przekształtnik DC/DC
    analysis of dynamic state
    DC/DC converter
    PWM control scheme
    Opis:
    W artykule przedstawiono liniowy model dynamiczny przekształtnika impulsowego sterowanego metodą PWM w odniesieniu do zmiennych uśrednionych. Na konkretnym przykładzie został zaprezentowany dobór regulatora w napięciowej pętli regulacyjnej. Dynamiczne właściwości układu zostały potwierdzone za pomocą jego symulacji w programie PSIPICE.
    In the paper a linear dynamic model of an impulse DC/DC converter is presented and discussed. The converter is controlled with the use of the PWM (pulse width modulation) method, applied to the averaged variables. The simulation example presents the process of tuning the controller, which works in the voltage control loop. dynamic properties of the system have been extensively investigated in the series of numerical experiments, performed in the PSPICE simulation package.
    Źródło:
    Pomiary Automatyka Kontrola; 2004, R. 50, nr 10, 10; 33-36
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Synthesis of Moore FSM with encoding of collections of microoperations implemented with ASIC
    Syneza skończonego automatu stanu typu Moorea z kodowaniem zbiorów mikrooperacji implementowanego w układach o strukturze matrycowej
    Autorzy:
    Barkalov, A.
    Titarenko, L.
    Hebda, O.
    Powiązania:
    https://bibliotekanauki.pl/articles/153443.pdf
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    automat typu Moore'a
    sieć działań
    stany pseudorównoważne
    układ logiczny
    Moore FSM
    graph-scheme of algorithm
    pseudoequivalent states
    customized matrices
    Opis:
    The method for reduction of hardware amount in logic circuit of the Moore finite state machine is proposed. The method is oriented on customized matrix technology. It is based on representation of the next state code as a concatenation of the code for class of collection of microoperations and the code of the vertex. Such an approach allows elimination of a dependence between states and microoperations. As a result, both circuits for generation of input memory functions and microoperations are optimized.
    : Model skończonego automatu stanu typu Moore'a jest często stosowany w jednostkach sterujących [1]. Postęp technologii półprzewodnikowej pozwala na tworzenie coraz bardziej złożonych układów cyfrowych. W przypadku produkcji masowej szeroko stosowane są układy ASIC (ang. Application-Specified Integrated Circuits). W układach ASIC automaty skończone są projektowane przy użyciu struktur macierzowych (rys. 1). Jednym z głównych problemów syntezy automatów skończonych ze strukturami macierzowymi jest zmniejszenie powierzchni układu scalonego zajmowanej przez układ logiczny automatu Moore'a. W artykule proponowana jest metoda, która jest zorientowana na redukcję zasobów sprzętowych potrzebnych do implementacji skończonego automatu stanu typu Moore'a implementowanego w układach o strukturze matrycowej. Ta metoda jest oparta na przedstawieniu następnego kodu stanu jako konkatenacji kodu klas zbiorów mikrooperacji i kodów wierzchołków. Takie podejście pozwala zmniejszyć liczbę linii w tabeli przejść automatu Moore'a do liczby linii równoważnej automatowi z wyjściami typu Mealy'ego. Oprócz tego przy zastosowaniu danej metody nie istnieje zależność między kodami stanów i kodami zbiorów mikrooperacji co pozwala zmniejszyć liczbę termów w bloku mikrooperacji. Artykuł przedstawia także przykład zastosowania proponowanej metody.
    Źródło:
    Pomiary Automatyka Kontrola; 2012, R. 58, nr 6, 6; 514-518
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Matrix implementation of Moore FSM with expansion of coding space
    Macierzowa implementacja automatu Moorea z rozszerzeniem przestrzeni kodowania
    Autorzy:
    Barkalov, A. A.
    Titarenko, L.
    Hebda, O.
    Powiązania:
    https://bibliotekanauki.pl/articles/154601.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    automat typu Moore'a
    sieć działań
    stany pseudorównoważne
    układ logiczny
    Moore FSM
    graph-scheme of algorithm
    pseudoequivalent states
    customized matrices
    logic circuit
    Opis:
    The proposed method is targeted on reduction of hardware amount in logic circuit of Moore finite-state machine implemented with customized matrices. The method is based on using more than minimal amount of variables in codes of FSM internal states. The method includes two stages of state encoding. The second stage is connected with recoding of states inside each class of pseudoequivalent states. An example is given for proposed method application.
    Zaproponowana metoda jest zorientowana na redukcję zasobów sprzętowych potrzebnych do implementacji skończonego automatu stanu typu Moore'a implementowanego w układach o strukturze macierzowej. Metoda wykorzystuje dwuetapowe kodowanie stanów, w którym liczba zmiennych jest większa od minimalnej. W pierwszym etapie realizowane jest optymalne kodowanie stanów dla klas stanów pseudorównoważnych. Poszczególne stany są reprezentowane jako pojedynczy unikalny interwał boolowskiej przestrzeni kodów. Etap ten jest konieczny do zoptymalizowania układu realizującego funkcje wejść. W drugim etapie zamieniana jest kolejność stanów w ramach poszczególnych klas stanów pseudorównoważnych, co pozwala na optymalizację powierzchni macierzy implementującej funkcje wyjść. Proponowana metoda może zostać użyta w układach CPLD z komórkami PAL i PLA oraz w układach FPGA. W artykule przedstawiono także przykład zastosowania proponowanej metody.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 694-696
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Optimization of Moore finite-state-machine matrix circuit
    Optymalizacja macierzowego układu skończonego automatu stanu typu Moorea
    Autorzy:
    Barkalov, A.
    Titarenko, L.
    Hebda, O.
    Powiązania:
    https://bibliotekanauki.pl/articles/155022.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    automat typu Moore'a
    sieć działań
    stany pseudorównoważne
    układ logiczny
    Moore FSM
    graph-scheme of algorithm
    pseudoequivalent states
    customized matrices
    logic circuit
    Opis:
    The method for reduction of the area of matrix implementation of the Moore finite state machine (FSM) circuit is proposed. The method is based on optimal state coding and decomposition of a matrix in two sub-matrices. Thus, classes of the pseudoequivalent states are used. Such approach allows reducing number of lines of the Moore FSM transition table to that of the equivalent Mealy FSM. As a result, the area of the matrices forming the excitation function of a states memory register is optimized. An example of the proposed method application is given.
    Model skończonego automatu stanu typu Moore'a jest często stosowany w jednostkach sterujących [1]. Postęp technologii półprzewodnikowej pozwala na tworzenie coraz bardziej złożonych układów cyfrowych. W przypadku produkcji masowej szeroko stosowane są układy ASIC (ang. Application-Specified Integrated Circuits). W układach ASIC automaty skończone są projektowane przy użyciu struktur macierzowych (rys. 1). Jednym z głównych problemów syntezy automatów skończonych ze strukturami macierzowymi jest zmniejszenie powierzchni układu scalonego zajmowanej przez układ logiczny automatu Moore'a. W artykule proponowana jest metoda, która jest ukierunkowana na redukcję zasobów sprzętowych potrzebnych do implementacji skończonego automatu stanu typu Moore'a implementowanego w układach o strukturze macierzowej. Ta metoda jest oparta na optymalnym kodowaniu stanów i rozbijaniu macierzy termów na dwie podmacierze (rys. 2). Takie podejście pozwala zmniejszyć liczbę linii w tabeli przejść automatu Moore'a do liczby linii równoważnej automatowi z wyjściami typu Mealy'ego (tab. 2). Artykuł przedstawia także przykład zastosowania proponowanej metody.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 939-941
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Wspomagane komputerem obliczanie jednordzeniowego układu kaskadowego indukcyjnego przekładnika napięciowego wysokiego napięcia
    Computer aided computation of one-core cascade circuit of HV voltage transformer
    Autorzy:
    Jałmużny, W.
    Adamczewska, D.
    Borkowska-Banaś, I.
    Powiązania:
    https://bibliotekanauki.pl/articles/152839.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    elektromagnetyczny układ kaskadowy jednordzeniowy
    przekładnik napięciowy wysokiego napięcia
    wspomaganie komputerowe projektowania
    single-core transformer
    cascade scheme transformer
    HV voltage transformer
    computer-aided design
    Opis:
    W artykule przedstawiono model matematyczny dwustopniowej, jednordzeniowej struktury elektromagnetycznej przekładnika napięciowego indukcyjnego. Podano jego opis analityczny dla chwilowych wartości napięć i prądów. Zbudowano schemat zastępczy umożliwiający wykorzystanie metody symbolicznej do opracowania komputerowego modelu symulacyjnego. Przedstawiono wybrane ekrany autorskiego programu komputerowego umożliwiającego realizowanie kolejnych kroków procesu projektowania.
    The issue of electromagnetic cascade structures involves, among others, the current transformers [1] and inductive voltage trans-formers [2]. The following paper is a result of continuation of effort taken by the authors to prepare mathematical model of multistage inductive voltage transformers [3, 4]. Other publications on the topic include [5] and [6]. The mathematical model of HV single-core double primary winding inductive voltage transformer is presented in the paper. The scheme of the transformer configuration in Fig. 1 can be characterized by relationships between instantaneous values of voltages, currents and magnetic flux density - presented in formulas (1). These expressions can be utilized in computer simulations scoped to trace graphs of waveforms for instantaneous values of primary and secondary voltages [7, 8]. Calculation results were verified against measurement results for physical models. The equivalent circuit presented in Fig. 2 and described with formulas (2) has been de-signed, allowing to develop a computer simulation model by means of symbolic method. The sample screens presented in the article originate from computer software enabling execution of successive steps of designing process. The developed calculation method for cascade structure of voltage transformer can be utilized in designing process of core and windings for "electrically inverted" structure, like the ones used in HV voltage transformers, where primary side acts as the low voltage winding.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 9, 9; 1097-1099
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Elementary chains modification for control unit optimization
    Zastosowanie zmodyfikowanych łańcuchów elementarnych w optymalizacji jednostki sterującej
    Autorzy:
    Barkalov, A. A.
    Titarenko, L.
    Bieganowski, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/156318.pdf
    Data publikacji:
    2008
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    mikroprogramowana jednostka sterująca z współdzieleniem kodów
    mikroinstrukcja sterująca
    PAL
    synteza
    sieć działań
    compositional microprogram control unit (CMCU)
    code sharing
    control microinstruction
    synthesis
    graph-scheme of algorithm
    Opis:
    The method of optimization of the hardware amount in addressing circuit of compositional microprogram control unit is proposed. Method is based on expansion of the microinstruction format by the field with code of the class of pseudoequivalent operational linear chains. Minimization is reached due to decreasing of the number of terms in system of Boolean functions describing the addressing circuit. An example of application of proposed method is shown.
    W artykule przedstawiono metodę syntezy mikroprogramowanego układu sterującego z współdzieleniem kodów. Metoda jest zorientowana na zmniejszenie liczby makrokomórek PAL w części kombinacyjnej układu dzięki zastosowaniu zmodyfikowanych łańcuchów bloków operacyjnych. Proponowana modyfikacja polega na dodaniu do każdego łańcucha dodatkowych mikroinstrukcji z kodami klas łańcuchów pseudorównoważnych. W artykule przedstawiono także warunki jakie muszą być spełnione aby możliwe było zastosowanie proponowanej metody oraz analizę jej efektywności.
    Źródło:
    Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 588-590
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-8 z 8

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies