Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "programmable logic controller (PLC)" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-9 z 9
    Tytuł:
    Synteza sprzętowa i programowa symulatora sterowania ruchem pojazdów na określonym obszarze
    Hardware and software synthesis of a traffic control simulator for a specific area
    Autorzy:
    Małecki, K.
    Jaszczak, S.
    Sokołowski, R.
    Powiązania:
    https://bibliotekanauki.pl/articles/156699.pdf
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    symulacja ruchu drogowego
    sterowniki PLC
    traffic simulation
    programmable logic controller (PLC)
    Opis:
    W niniejszym artykule przedstawiono wieloelementowe, sprzętowo-programowe środowisko symulacyjne do sterowania ruchu drogowego. Główną ideą było wytworzenie łatwo rozbudowywalnego, elastycznego symulatora ruchu drogowego umożliwiającego prowadzenie badań z zakresu sterowania ruchem drogowym. Wykorzystano do tego specjalnie opracowane makiety obszarowe (różne rodzaje skrzyżowań dróg), sterowniki PLC oraz opracowano program komputerowy interpretujący dane pochodzące z makiet.
    The multi-component, hardware and software simulation environment for traffic control is presented in this paper. The main idea was to create easy extendable, flexible simulation facility for research in the field of traffic control. A specially designed model area (different types of road junctions: a T-type intersection, crossing four roads classical and a typical junction, which is a model of a real system of roads in Szczecin), PLCs and a proprietary computer program that interprets data from the model were used for this purpose. The paper presents the concept of a hardware-software simulator (Fig. 1) together with a description of individual elements (Figs. 2, 3 and 5). It is worth mentioning that the way to develop a program and the layout and type of PLC allows the connection of any mock-ups that will provide the appropriate signals. These signals are interpreted and on the basis of them the so-called scenario will be generated. Finally, the paper presents a real situation that could occur at the T-type intersection (vehicle enters the intersection and cannot leave it). Due to the fact that the models are equipped with the so-called inductive loops, the system offers an appropriate scenario to avoid blocking the intersection. The paper can be concluded with a statement that the developed hardware-software simulator allows conducting research in the field of traffic control in a safe and collision-free way.
    Źródło:
    Pomiary Automatyka Kontrola; 2012, R. 58, nr 7, 7; 608-610
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Realizacja hierarchicznych sieci Petriego z wykorzystaniem sterowników klasy PLC
    Realization of Hierarchical Petri net by means of PLC
    Autorzy:
    Andrzejewski, G.
    Mróz, P.
    Powiązania:
    https://bibliotekanauki.pl/articles/152673.pdf
    Data publikacji:
    2007
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    hierarchiczne sieci Petriego
    programowalne sterowniki logiczne PLC
    hierarchical Petri nets
    programmable logic controller (PLC)
    Opis:
    W artykule przedstawione zostały zasady realizacji hierarchicznych, interpretowanych sieci Petriego (HPN) w sterownikach klasy PLC. Jako język implementacji wybrano graficzny język drabinkowy (LD), ze względu na jego uniwersalny charakter. Proponowaną metodę realizacji zaprezentowano na szeregu przykładach, przedstawiających różne aspekty opisu, wykorzystywane w sieciach hierarchicznych.
    The paper presents rules of implementation of interpreted Hierarchical Petri nets (HPN) by means of PLC. The Ladder Diagram (LD) language has been used because of its universal character. The proposed method is shown on a set of examples, which are describing various aspects of formal description used in HPN model.
    Źródło:
    Pomiary Automatyka Kontrola; 2007, R. 53, nr 5, 5; 6-8
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Pomiary położenia kątowego z zastosowaniem enkodera i wejść binarnych sterowników PLC
    Measurements of angular position by an encoder with binary PLC inputs
    Autorzy:
    Ociepa, Z.
    Powiązania:
    https://bibliotekanauki.pl/articles/156479.pdf
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    enkodery inkrementalne
    sterowniki programowalne PLC
    symulacje komputerowe
    incremental encoders
    programmable logic controller (PLC)
    computer simulations
    Opis:
    Praca dotyczy sposobu organizacji cyfrowych pomiarów położenia kątowego za pomocą enkoderów i sterowników PLC. Analizuje się stosowane w praktyce zastosowania enkoderów i sposoby przetwarzania ich sygnałów wyjściowych w sterownikach programowalnych. Szczególną uwagę poświęcono tanim rozwiązaniom pomiaru położenia kątowego z wykorzystaniem enkoderów inkrementalnych i binarnych wejść PLC. Opracowano modele symulacyjne cyfrowych torów pomiarowych i przeprowadzono ich badania w środowisku Matlab. W badaniach zwrócono uwagę na potrzebę wzajemnego doboru enkodera i sterownika PLC w procesie projektowania toru pomiarowego.
    The paper deals with the way of taking digital measurements of angular position by means of encoders and PLC controllers. The measurement systems used in practice and the ways of transforming their output signals in programmable PLC controllers are analysed. A special attention is paid to cheap design solutions, adequate for low angular velocity. There is proposed application of incremental encoders, which are cheaper than absolute ones, and typical and non-expensive digital input PLCs. Mathematical models of such digital measurement channels including encoders and PLCs software were worked out and simulation experiments in MATLAB were performed. Reading encoders The output frequency bands, adequate for computing capacity, of reading encoders are defined. The resolution of encoders should be chosen in relation to the capacity of PLC inputs.
    Źródło:
    Pomiary Automatyka Kontrola; 2009, R. 55, nr 4, 4; 225-228
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Procedura hardware in the loop w syntezie algorytmów sterowania
    Hardware in the loop procedure used for the control system synthesis
    Autorzy:
    Jaszczak, S.
    Powiązania:
    https://bibliotekanauki.pl/articles/154658.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    HIL
    hardware-in-the-loop
    PLC
    Programmable Logic Controller
    OPC (OLE for Process Control)
    DDE (Dynamic Data Exchange)
    programmable logic controller (PLC)
    Opis:
    W artykule omówiono wykorzystanie technologii OPC do badania systemów sterowania zgodnie z procedurą Hardware In The Loop. Artykuł jest efektem eksperymentów nad zastosowaniem programu Simulink jako aplikacji klienckiej, za pomocą której zrealizowano model obiektu i KepwareOPC jako serwer OPC. Procedura HIL została przeprowadzona w układzie sterowania kursem pojazdu podwodnego z wykorzystaniem sterownika PLC jako platformy wykonawczej algorytmu sterowania i modelu pojazdu podwodnego w programie Simulink.
    In this paper possibility of using OPC technology for the process of designing and testing the heading control algorithm according to the Hardware In The Loop (HIL) procedure is described. The main problem in the design of automated systems is the safe real time testing of the control algorithm, during a deployment. This algorithm synthesized at the computer simulation level according to the Model In The Loop procedure with use of specialized software does not take into account specification of the target platform i.e.: limited time for executing a single algorithm loop, limited program memory, limited precision of signal values etc. According to the HIL procedure the control algorithm is implemented using a target executing platform (i.e. PLC, microcontroller, PC + DAQ board, etc.), whilst a plant is the mathematical model in PC memory. The presented text is a result of the experiments on employing Simulink as a client application, which enables simulation of the specific and KepwareOPC as the OPC. The main advantage of the HIL procedure is the possibility of safe real time testing of the control algorithm. Besides the security reasons, also the cost of implementation and testing of algorithm on real object is essential. In the third paragraph the HIL experiment concerning the control of an underwater vehicle course angle is presented. The PLC controller with the control algorithm is a control system, whereas the underwater vehicle model is implemented in the Simulink.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 685-687
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Metoda sprzętowej realizacji programu LD z wykorzystaniem układów FPGA
    A method of hardware implementation of LD programs in FPGA devices
    Autorzy:
    Mocha, J.
    Kania, D.
    Powiązania:
    https://bibliotekanauki.pl/articles/156387.pdf
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    programowalne sterowniki logiczne
    PLC
    język schematów drabinkowych
    LD
    układy logiki programowalnej
    FPGA
    programmable logic controller (PLC)
    ladder diagram
    programmable logic device
    PLD
    Opis:
    W artykule przedstawiono oryginalną metodę sprzętowej realizacji programów sterowania opisanych w języku schematów drabinkowych LD (ang. Ladder Diagram). Zaprezentowaną ideę można wykorzystać do realizacji układów sterowania w strukturach programowalnych FPGA (ang. Field Programmable Gate Array). Szczególny nacisk położono na efektywne wykorzystanie naturalnej współbieżności cechującej język LD. Opracowana metoda wykorzystuje dwa rodzaje grafów: graf następstw oraz graf pierwszeństwa, które są wynikiem analizy programów sterowania opisanych w języku LD. Efektem analizy programu jest struktura układu, który może być bezpośrednio implementowany w strukturach FPGA.
    The paper presents an original method of hardware processing of control programs defined in the Ladder Diagram (LD) format. The objective of the method is to process a control program in parallel to a maximum extent, using hardware resources in an FPGA structure. Thanks to this a radical speed-up of program processing is obtained [3]. An important problem is ensuring identicalness of the results generated by the proposed hardware implementation and those generated by a classical PLC processing a control program in a serially-cyclic manner. The methods presented in literature so far either do not ensure such identicalness [4] or are not efficient in terms of resources usage [5, 6]. The proposed approach is presented using a simple example program described in the LD format (Fig. 2). The method exploits the Dependency Graph (DG) concept defined in [7] (Fig. 4). Because of a not natural way of assigning directions to Dependency Graph edges, a new concept of graph was proposed - the Succession Graph (Fig. 5). The Succession Graph does not, however, contain full information about the sequence of networks in the program. So another kind of graph was defined - the Priority Graph (Fig. 7). Basing on the two proposed graphs, one can determine which networks of the program can be processed concurrently and which must be processed sequentially. The result of analysis of the program is a circuit structure which can be directly implemented in an FPGA (Fig. 9). The method presented is a starting point for the future research, concerning efficient implementation of control programs in programmable structures.
    Źródło:
    Pomiary Automatyka Kontrola; 2012, R. 58, nr 1, 1; 88-92
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Xilinx Virtex-4 jako platforma rozwojowa jednostek centralnych PLC
    Xilinx Virtex-4 - based PLC CPUs development platform
    Autorzy:
    Chmiel, M.
    Mocha, J.
    Hrynkiewicz, E.
    Powiązania:
    https://bibliotekanauki.pl/articles/156701.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    programowalny sterownik logiczny PLC
    jednostka centralna
    przetwarzanie współbieżne
    układy programowalne
    FPGA
    programmable logic controller (PLC)
    central processing unit
    concurrent operation
    FPGA-field programmable gate array
    Opis:
    Artykuł prezentuje koncepcję platformy sprzętowo-programowej umożliwiającej testowanie różnych rozwiązań konstrukcyjnych jednostek centralnych sterowników programowalnych. Platforma do testowania jednostek bazuje na układzie FPGA Virtex-4 oraz opracowanym dedykowanym oprogramowaniu narzędziowym, umożliwiającym testowanie oraz badania właściwości opracowywanych jednostek. Przedstawiono wybrane dwuprocesorowe bitowo-bajtowe jednostki spotykane w literaturze, zorientowane na maksymalnie efektywne wykorzystanie obydwu procesorów. Szczególną uwagę zwrócono na szybkość wykonywania programu sterowania oraz funkcjonalność jednostki.
    To develop fast central processing units (CPUs) of programmable logic controllers (PLC) one can employ the architecture with two processors: a bit and a byte processor. The bit processor shall be responsible for processing the bit variables, while the byte processor shall be meant to deal with the byte (word) variables [1, 2, 3, 4, 5, 6]. In case of the double-processor architecture it is extremely important to synchronize operation of data exchange between the processors. The literature references report various synchronization methods [9, 10, 11, 12] that are described in Section 3. Sections 4 and 5 outline the combined hardware and software platform intended to enable testing and comparison between various architectures of CPUs. The presented solution employs a programmable FPGA module from the Virtex-4 family [7, 8], that are described in Section 2. The newly developed software enables compilation of application programs dedicated for the presented architecture. To develop programs for the presented solution the authors used the assembler-type programming language very similar to STL language that is normally applicable to STL controllers from Siemens [13, 14]. The software developed for PC computers make it possible to define new instructions for processors both on hardware and software levels (Fig. 1). The presented solution takes advantage of components that are typical for FPGA modules, such as BockRAM memory units (Fig. 2). The presented platforms enable further research and development efforts intended to design fast CPUs for programmable logic controllers.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 1, 1; 55-57
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Komputerowy symulator obiektu przeznaczony do testowania oprogramowania sterowników PLC
    An object simulator for PLC software testing
    Autorzy:
    Kulisz, J.
    Czerwiński, R.
    Mocha, J.
    Chmiel, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/156583.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    sterowanie procesami przemysłowymi
    programowalne sterowniki logiczne PLC
    uruchamianie oprogramowania
    testowanie oprogramowania
    symulatory procesów
    inżynieria oprogramowania
    industrial control
    programmable logic controller (PLC)
    program diagnostics
    debugging
    simulation
    process simulators
    software engineering
    software productivity
    Opis:
    W artykule przedstawiono koncepcję programowego symulatora obiektu sterowania przeznaczonego do uruchamiania i testowania oprogramowania dla sterowników PLC. Symulator emuluje zachowanie fizycznego obiektu przemysłowego i komunikuje się ze sterownikiem za pośrednictwem karty wejścia-wyjścia podłączanej do komputera. Pozwala on na przetestowanie tworzonej aplikacji bez udziału fizycznego obiektu, dzięki czemu znacząco przyspiesza proces tworzenia, uruchamiania oraz testowania oprogramowania.
    The paper discusses hardware and software tools used to support program testing and verification of Programmable Logic Controllers (PLC). Three main ideas of tools supporting PLC application development are presented: software PLC simulators (Fig. 1), software PLC simulators with software object simulators (Fig. 2), and software object simulators with a hardware PLC (Fig. 4). The last idea is discussed wider in the paper. The authors propose a new concept of the tool for supporting PLC program testing - an object simulator which is a separate device. The simulator consists of a PC equipped with an appropriate I/O card, and an object simulator program running on the PC. The object simulator program is responsible for emulating behavior of an industrial object, and providing appropriate visualization of its operation, enabling also the PLC programmer to simulate object faults. The PC does not communicate with the PLC using a network interface, but through physical I/Os of the PLC. The simulator is thus capable of testing the most of functionality built in PLC I/O modules, and time-critical functions, e. g. interrupts. The proposed concept of an object simulator can provide a reliable substitute for a physical object, and thus a significant part of software tests can be performed with use of the simulator. This can significantly facilitate and accelerate development of the application.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 1, 1; 3-5
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Translacja grafu SFC do programu IL
    A translation from the SFC graph to the IL program
    Autorzy:
    Jaszczak, S.
    Wierzbicki, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/154015.pdf
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    PLC
    Programmable Logic Controller
    IL
    Instruction List
    SFC
    Sequential Function Chart
    programmable logic controller
    sequential function chart
    Opis:
    Artykuł poświęcono implementacji metody automatyzacji przekładu algorytmu sterowania sekwencyjnego, dedykowanego sterownikom PLC, zapisanego w postaci grafu SFC w język tekstowy IL i implementacji zaprezentowanej metody w oparciu o środowisko Java. Zastosowanie języka SFC, opierającego się na grafie etapów i przejść ułatwia zadanie programowania procesów sekwencyjnych i modyfikacje kodu sterującego w trakcie rozbudowy systemu, biorąc również pod uwagę tworzenie podprogramów, gwarantujących rekonfigurowalność PLC przy zmieniających się warunkach sterowania. W artykule przedstawiono oryginalne podejście do zagadnienia, polegające na zapisaniu procesu sekwencyjnego w postaci grafu SFC a następnie transformację do postaci IL. Proces tworzenia programu sterującego omówiono na przykładzie procesu cięcia rur.
    Authors of this article described an implementation of an automatisation method of the translation a control sequential algorithm, dedicated to programmable controllers (PLC) from the SFC graph to the IL program. An algorithm written in the SFC graph was translated in the IL program, by using an original software created in the Java environment. Using a SFC language based on the graph of stages and transitions simplify a task related to the creation of sequential programs. It could be helpful during any modification and development in future, even years ago after an implementation the controlled system. In the first part were given some arguments confirmed a need of the translation from SFC graph to the IL program, e.g. Proficy Machine Edition, using for programming GeFanuc's PLCs, which have'nt SFC language as a standard tool. In the second part of the article were described all stages of the translation procedure, which are: preparation part, control part, initialization part and final part. In the third part of the article was given an example of the realistic sequential control system, related to the cutting pipes process.
    Źródło:
    Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 663-665
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Bezpieczna platforma sprzętowa dla aplikacji opisanych w języku FBD
    Safety execution framework for FB applications
    Autorzy:
    Śnieżek, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/156270.pdf
    Data publikacji:
    2005
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    sterowanie bezpieczne
    sterownik logiczny
    PLC
    język bloków funkcyjnych
    formalna weryfikacja
    safety related control
    Safety Integrity Level 3
    Function Block Diagrams
    software verification
    programmable logic controller
    Opis:
    W pracy przedstawiono programowalny sterownik logiczny, zachowujący się w sposób bezpieczny. Zachowanie to obejmuje normalną pracę, podczas której wymaga się poprawnego sterowania, jak również stan awarii, w którym wyjścia muszą być automatycznie wyzerowane. Algorytm sterowania jest opisany metodą bloków funkcyjnych FBD i SFC zgodną z normą IEC-61131. Zastosowana architektura sprzętowa sprzyja podzieleniu oprogramowania na dwie części. Pierwsza część - stała, niezależna od aplikacji - obejmuje bibliotekę bloków funkcyjnych. część druga - zmienna, bezpośrednio zależna od aplikacji - zawiera strukturę połączeń bloków. Obydwie części są wykonywane przez osobne procesory. Do badania poprawności stałej części programu zaproponowano formalną metodę wykorzystującą logikę wyższego rzędu HOL. Część zamienną bada się stosując metodę zróżnicowanej retranslacji.
    To architecturally support the programming of safety related control applications in the graphical language Function Block Diagram and the verification of such software meeting the requirements of safety Integrity level 3, a dedicated, low complexity execution platform is presented. Its hardware is fault detecting to immediately initiate emegrency shut-downs in case of malfunctions. By design, there is no semantic gap between the programming and machine execution levels, enabling the safety licensing of application software by extremely simple, but rigorous methods, viz., diverse back translation and inspection. Operating in strictly periodic fashion, the platform exhibits fully predictable real time behaviour.
    Źródło:
    Pomiary Automatyka Kontrola; 2005, R. 51, nr 1, 1; 31-33
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-9 z 9

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies