Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "programmable control" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-13 z 13
    Tytuł:
    Layers of protection analysis in the context of functional safety management
    Analiza warstw zabezpieczeń w kontekście zarządzania bezpieczeństwem funkcjonalnym
    Autorzy:
    Kosmowski, K. T.
    Powiązania:
    https://bibliotekanauki.pl/articles/153800.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    analiza warstw zabezpieczeń
    bezpieczeństwo funkcjonalne
    programowalne systemy sterowania i zabezpieczeń
    system alarmowy
    czynniki ludzkie
    layer of protection analysis
    functional safety
    programmable control and protection systems
    alarm system
    human factors
    Opis:
    This paper presents the layer of protection analysis (LOPA) to be taken into consideration during the design of programmable safety-related control and protection systems for a hazardous process installation. Some issues concerning the solutions of the basic process control system (BPCS), safety instrumented system (SIS) and alarm system (AS), and the role of human operator in abnormal situations are discussed in the context of requirements and criteria given in international standards IEC 61508 and IEC 61511.
    Niniejszy artykuł przybliża analizę warstw zabezpieczeń (LOPA) uwzględnianą podczas projektowania programowalnych systemów sterowania i zabezpieczeń związanych z bezpieczeństwem instalacji procesowej podwyższonego ryzyka. Przedstawia się problemy dotyczące rozwiązań podstawowego systemu sterowania (BPCS), przyrządowego systemu bezpieczeństwa (SIS) i systemu alarmowego (AS) oraz rolę człowieka operatora w sytuacjach nienormalnych w kontekście wymagań i kryteriów podanych w normach międzynarodowych IEC 61508 i IEC 61511. Niektórzy producenci sprzętu i oprogramowania do zastosowań w programowalnych systemach sterowania i zabezpieczeń obiektów/ instalacji podwyższonego ryzyka proponują integrowanie systemów BPCS i SIS w warstwie sprzętowej widząc określone korzyści takich rozwiązań, chociaż wskazują również na możliwe ich wady. Autor niniejszego artykułu zarysowuje szersze podejście do problemu w kontekście projektowania systemu alarmowego i analizy roli człowieka-operatora traktowanej jak warstwa zabezpieczeń. Proponuje się przyjęcie ostatecznego rozwiązania na podstawie dogłębnej analizie i ocenie ryzyka oraz analizie niezawodności człowieka, jeśli przewidziano zadania do wykonania przez człowieka w ramach rozważanej funkcji związanej z bezpieczeństwem. Zwraca się uwagę na konieczność uwzględnienia i właściwej interpretacji norm bezpieczeństwa funkcjonalnego i poradnika metodycznego LOPA.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 11, 11; 1452-1457
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Zdalna obsługa sterowników przemysłowych przy użyciu sieci Internet lub telefonii GSM
    Programmable controllers remote control using Internet or GSM celluar phones
    Autorzy:
    Bryndza, L.
    Rzońca, D.
    Powiązania:
    https://bibliotekanauki.pl/articles/156278.pdf
    Data publikacji:
    2005
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    protokół Modbus
    sterowniki przemysłowe
    zdalna obsługa
    Modbus protocol
    programmable controllers
    remote control
    Opis:
    W artykule opisano dwa urządzenia umożliwiające zdalną obsługę sterownika przemysłowego, opracowane w Katedrze Informatyki i Automatyki Politechniki Rzeszowskiej. Jedno z urządzeń wykorzystuje do tego celu sieć Internet, drugie zaś sieć telefonii komórkowej GSM.
    This article presents two devices enabling programmable controllers remote control, built in Computer and Control Engineering Chair of Rzeszow University of Technology. One of them uses Internet, the other one uses GSM celluar phone network.
    Źródło:
    Pomiary Automatyka Kontrola; 2005, R. 51, nr 1, 1; 25-27
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Procedura hardware in the loop w syntezie algorytmów sterowania
    Hardware in the loop procedure used for the control system synthesis
    Autorzy:
    Jaszczak, S.
    Powiązania:
    https://bibliotekanauki.pl/articles/154658.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    HIL
    hardware-in-the-loop
    PLC
    Programmable Logic Controller
    OPC (OLE for Process Control)
    DDE (Dynamic Data Exchange)
    programmable logic controller (PLC)
    Opis:
    W artykule omówiono wykorzystanie technologii OPC do badania systemów sterowania zgodnie z procedurą Hardware In The Loop. Artykuł jest efektem eksperymentów nad zastosowaniem programu Simulink jako aplikacji klienckiej, za pomocą której zrealizowano model obiektu i KepwareOPC jako serwer OPC. Procedura HIL została przeprowadzona w układzie sterowania kursem pojazdu podwodnego z wykorzystaniem sterownika PLC jako platformy wykonawczej algorytmu sterowania i modelu pojazdu podwodnego w programie Simulink.
    In this paper possibility of using OPC technology for the process of designing and testing the heading control algorithm according to the Hardware In The Loop (HIL) procedure is described. The main problem in the design of automated systems is the safe real time testing of the control algorithm, during a deployment. This algorithm synthesized at the computer simulation level according to the Model In The Loop procedure with use of specialized software does not take into account specification of the target platform i.e.: limited time for executing a single algorithm loop, limited program memory, limited precision of signal values etc. According to the HIL procedure the control algorithm is implemented using a target executing platform (i.e. PLC, microcontroller, PC + DAQ board, etc.), whilst a plant is the mathematical model in PC memory. The presented text is a result of the experiments on employing Simulink as a client application, which enables simulation of the specific and KepwareOPC as the OPC. The main advantage of the HIL procedure is the possibility of safe real time testing of the control algorithm. Besides the security reasons, also the cost of implementation and testing of algorithm on real object is essential. In the third paragraph the HIL experiment concerning the control of an underwater vehicle course angle is presented. The PLC controller with the control algorithm is a control system, whereas the underwater vehicle model is implemented in the Simulink.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 685-687
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Methods of designing of compositional microprogram control units with mutual memory
    Metody projektowania mikroprogramowanych jednostek sterujących o adresowaniu wspólnym
    Autorzy:
    Wiśniewski, R.
    Barkalov, A. A.
    Janik, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/156222.pdf
    Data publikacji:
    2008
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    mikroprogramowany układ sterujący
    programowalny układ FPGA
    compositional microprogram control unit (CMCU)
    field programmable gate array (FPGA)
    Opis:
    In the article four designing methods of Compositional Microprogram Control Unit (CMCU) will be described and compared. The first one - with mutual memory - is traditional way of synthesis of CMCU. Here operational vertices of the initial flow chart that describes the functionality of control units are replaced with operational linear chains that permit to minimize the number of internal states of the controller. Three remaining methods are based on the CMCU with mutual memory; however there are additional improvements that allow reducing the number of logic elements that are required for implementation of CMCU on programmable device. Detailed results of investigations will be shown in the paper. Authors have performed researches where over 100 benchmarks (descriptions of CMCU) were designed with all four methods and implemented on an FPGA. Results of implementation will be studied and analyzed in detail and described in the paper.
    W referacie zaprezentowane zostaną cztery metody projektowania mikroprogramowanych jednostek sterujących. Pierwsza metoda to tradycyjny sposób syntezy sterownika o adresowaniu wspólnym. Na jej podstawie opracowane zostały trzy inne metody projektowania mikroprogramowanych układów sterujących. Wprowadzono modyfikacje w strukturze sterownika, których głównym celem była redukcja liczby wykorzystanych elementów logicznych podczas implementacji systemu w matrycach FPGA. W artykule przedstawione zostaną szczegółowe wyniki badań przeprowadzonych przez autorów. Każdy sterownik zaprojektowano wszystkimi czterema metodami, a następnie przeprowadzono operacje syntezy oraz implementacji. Końcowe wyniki zajętości poszczególnych wersji w programowalnych matrycach FPGA zostaną szczegółowo przeanalizowane.
    Źródło:
    Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 493-495
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Projektowanie sterowników mikroprogramowanych z wykorzystaniem bloków pamięci układów programowalnych
    Design of microprogrammed controllers with dedicated memory blocks
    Autorzy:
    Wiśniewski, R.
    Barkalov, A. A.
    Halang, W. A.
    Powiązania:
    https://bibliotekanauki.pl/articles/151796.pdf
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    sterownik mikroprogramowany (mikroprogramowany układ sterujący)
    programowalny układ FPGA
    Microprogrammed Controller (Compositional Microprogram Control Unit)
    field programmable gate array (FPGA)
    Opis:
    W artykule zaprezentowana zostanie nowa metoda projektowania sterowników mikroprogramowanych. W proponowanym rozwiązaniu zarówno moduł pamięci, jak i część adresująca sterownika realizowane są z wykorzystaniem dedykowanych bloków pamięci układów programowalnych. Dzięki temu układ sterujący może zostać w łatwy sposób zweryfikowany pod kątem bezpieczeństwa. Ponadto zredukowana zostaje liczba wykorzystanych elementów logicznych, które są niezbędne do implementacji układu sterującego w matrycach programowalnych. Trzecią istotną korzyścią proponowanej metody jest możliwość zastosowania częściowej rekonfiguracji zarówno części zarządzającej jak i modułu pamięci sterownika. Idea metody zostanie zilustrowana przykładem. Pokazane zostaną wszystkie kroki, które są niezbędne do realizacji układu z wykorzystaniem proponowanej metody.
    A compositional microprogram control unit (also called a microprogrammed controller) is a multi-level device whose control unit consists of two main units. The first one is responsible for addressing microinstructions that are kept in a control memory. It is a simple finite-state machine. The role of the second unit is to hold and generate adequate microinstructions. Such a solution permits to minimize the number of logic elements required to implement the control unit. Therefore, wider areas of the target device can be accessed by other modules of the designed system. The control memory can be implemented using either logic elements or dedicated memory blocks of a chip. In this paper a new design method of microprogrammed controllers is proposed. Its idea is to implement the addressing part of microprogrammed controllers with memories. This kind of solutions has three main advantages. First of all, such designs can easily be verified thanks to the regular structure of memories, which fosters the inherent safety of entire control units. Moreover, in such a case the design is implemented with a System-on-Programmable-Chip (SoPC), the additional resources available there in form of programmable devices may be used. It is possible to implement the addressing part of a control unit with dedicated memory blocks of an SoPC, which results in a reduction of logic elements (especially look-up tables) required. Finally, the concept allows application of partial reconfiguration of an SoPC. Thus, the functionality of the whole controller can be easily and quickly modified. The proposed method is illustrated by an example. All steps required in order to design and prototype microprogrammed controllers based on the presented concept are shown in detail.
    Źródło:
    Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 569-571
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Zmniejszenie zużycia makrokomórek PAL w realizacjach układowych automatów Moorea
    Hardware reduction for Moore FSM implemented with CPLD
    Autorzy:
    Barkalov, A. A.
    Titarenko, L.
    Chmielewski, S.
    Powiązania:
    https://bibliotekanauki.pl/articles/152945.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    automat Moore'a
    jednostka sterująca
    układ cyfrowy
    układy programowalne
    Moore finite-state-machine
    control unit
    logic circuit
    programmable logic device
    Opis:
    W artykule została przedstawiona metoda zmniejszenia wymaganych zasobów sprzętowych do implementacji automatów Moore'a w matrycowym układzie programowalnym typu PAL. Cechą automatów Moore'a jest regularny charakter mikrooperacji, które daje się implementować z użyciem wbudowanych bloków pamięci. Metoda oparta jest na zastosowaniu transformacji kodów pseudorównoważnych stanów. Zaproponowane podejście pozwala zmniejszyć liczbę wymaganego zużycia sprzętowego bez zmniejszenia wydajności systemów cyfrowych. Przedstawiony zostanie również przykład zaproponowanego rozwiązania oraz wyniki eksperymentu.
    The method of decrease in the number of programmable array logic (PAL) macrocells in logic circuit of Moore finite-state-machine (FSM) is proposed. This method is based on the use of free outputs of embedded memory blocks to represent the code of the class of pseudoequivalent states. The proposed approach allows minimizing the hardware without decreasing of the digital system performance. An example of application of the proposed method is given. Control unit of any digital system can be implemented as the Moore FSM. Recent achievements in semiconductor technology have resulted in development of such sophisticated VLSI chips as field-programmable logic arrays (FPGA) and complex programmable logic devices (CPLD). Very often CPLD are used to implement complex controllers. In CPLD, logic functions are implemented using programmable array logic macrocells. One of the issues of the day is decrease in the number of PAL macrocells required for implementation of FSM logic circuit. A proper state assignment can be used to solve this problem. The peculiarities of Moore FSM are existence of pseudoequivalent states and dependence of microoperations only on FSM internal states. The peculiarity of CPLD is a wide fan-in of PAL macrocell. It permits to use different sources for representation of a current state code.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 11, 11; 1375-1377
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Zmniejszenie zasobów sprzętowych w układach CPLD przy użyciu automatów Moorea
    Hardware reduction for Moore FSM implemented with CPLD
    Autorzy:
    Barkalov, A.
    Titarenko, L.
    Chmielewski, S.
    Powiązania:
    https://bibliotekanauki.pl/articles/154725.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    automat Moore'a
    jednostka sterująca
    układ cyfrowy
    układy programowalne
    Moore finite-state-machine
    control unit
    logic circuit
    programmable logic device
    Opis:
    W artykule została przedstawiona metoda zmniejszenia wymaganych zasobów sprzętowych do implementacji skończonych automatów stanów z wyjściami typu Moore'a w matrycowym układzie programowalnym typu PAL. Cechą automatów Moore'a jest regularny charakter mikrooperacji, które daje się implementować z użyciem wbudowanych bloków pamięci. Metoda oparta jest na zastosowaniu transformacji kodów pseudorównoważnych stanów. Zaproponowane podejście pozwala zmniejszyć ilość wymaganego zużycia sprzętowego bez zmniejszenia wydajności systemów cyfrowych. Przedstawiona zostanie również analiza zaproponowanego rozwiązania oraz wyniki eksperymentu.
    A method of decrease in the number of programmable array logic (PAL) macrocells in logic circuit of Moore finite-state-machine (FSM) is proposed. This method is based on use of free outputs of embedded memory blocks to represent the code of the class of pseudoequivalent states. The proposed approach allows minimising the hardware without decreasing the digital system performance. An example of application of the proposed method is given. The control unit of any digital system can be implemented as the Moore FSM. Recent achievements in semiconductor technology have resulted in development of such sophisticated VLSI chips as field-programmable logic arrays (FPGA) and complex programmable logic devices (CPLD). Very often CPLD are used to implement complex controllers. In CPLD, logic functions are implemented using programmable array logic macrocells. One of the issues of the day is decrease in the number of PAL macrocells required for implementation of FSM logic circuit. A proper state assignment can be used to solve this problem. The peculiarities of Moore FSM are existence of pseudoequivalent states and dependence of microoperations only on FSM internal states. The peculiarity of CPLD is a wide fan-in of PAL macrocell. It permits to use different sources for representation of a current state code.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 714-717
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Synteza mikroprogramowanych układów sterujących z identyfikacją wyjść oraz dekoderem funkcji
    Synthesis of compositional microprogram control units with outputs identification and function decoder
    Autorzy:
    Wiśniewski, R.
    Barkalov, A. A.
    Powiązania:
    https://bibliotekanauki.pl/articles/156316.pdf
    Data publikacji:
    2008
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    mikroprogramowany układ sterujący
    dekoder funkcji
    programowalny układ FPGA
    compositional microprogram control unit (CMCU)
    function decoder
    field programmable gate array (FPGA)
    Opis:
    W artykule zaprezentowana zostanie metoda umożliwiająca zmniejszenie liczby wyjść oraz funkcji logicznych modułów wewnętrznych układu sterującego poprzez zastosowanie identyfikacji wyjść łańcuchów bloków operacyjnych. Ponadto wprowadzony zostanie dodatkowy blok dekodera funkcji, który może zostać zrealizowany z wykorzystaniem dedykowanych bloków pamięci, co znacznie pozwala zmniejszyć liczbę elementów logicznych matryc FPGA. Szczegółowe badania przeprowadzone przez autorów potwierdzają skuteczność proponowanej metody. W porównaniu ze standardowym sposobem projektowania układów mikroprogramowanych, rozwiązanie wykorzystujące dekoder funkcji pozwala zmniejszyć liczbę wykorzystanych bloków logicznych średnio o 36%.
    A new synthesis method of compositional microprogram control unit (CMCU) is presented in the article. The method is based on the modification in the traditional solutions. Application of an additional block - function decoder - permits to reduce the number of logic blocks used for implementation of the CMCU on FPGA. All steps required in order to synthesize CMCU with function decoder will be shown. Detailed investigations conducted by authors have shown that the proposed method permits to decrease the FPGA area used for implementation of the control unit up to 36% compared with traditional solutions.
    Źródło:
    Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 585-587
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Implementacja sprzętowa algorytmu MD5 w układach FPGA z użyciem mikroprogramowanego układu sterującego
    Hardware implementation of MD5 algorithm in FPGAs using compositional microprogram control unit
    Autorzy:
    Barkalov, A.
    Titarenko, L.
    Bieganowski, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/155117.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    mikroprogramowany układ sterujący
    osadzony blok pamięci
    algorytm MD5
    FPGA
    MD5
    compositional microprogram control unit (CMCU)
    field programmable gate array (FPGA)
    Embedded Memory Block
    Opis:
    W artykule przedstawiona została koncepcja implementacji sprzętowej algorytmu MD5 z wykorzystaniem mikroprogramowanego układu sterującego. Cechą charakterystyczną rozwiązania jest wykorzystanie osadzonych bloków pamięci do realizacji układu sterującego. Przedstawione rozwiązanie jest przeznaczone przede wszystkim do realizacji w układach FPGA. W artykule przedstawione zostały wyniki syntezy kilku wybranych struktur układów mikroprogramowanych. Otrzymane wyniki zostały porównane do typowej realizacji w postaci automatu Moore'a.
    The paper presents an example of application of Compositional Microprogram Control Unit (CMCU) to hardware implementation of MD5 algorithm. The MD5 algorithm is a widely used hash function with a 128-bit hash value. MD5 is used in many security applications, for example to hash passwords in FreeBSD operating system [14]. MD5 is also commonly used to check the integrity of files. MD5 was designed by Ron Rivest in 1991 [10]. Other similar algorithms are SHA [7] and RIPEMD [6]. The hardware implementation of MD5 in FPGAs is usually based on embedded memory blocks (EMB) because the algorithm uses a lot of constants during calculations [8]. In the paper the authors present an alternative solution in which constants are generated by CMCU (Fig. 3) circuit. The CMCU is also based on EMB. It can generate constants for MD5 and also signals for other tasks. The research results show that CMCU requires less hardware amount when compared to traditional Moore FSM (Tab. 1). The results were obtained using Xilinx ISE 12.1 and Xilinx Spartan-3 (xc3s50-5pq208) [13]. The models of control units were generated by the authors' software.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 868-870
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Bezpieczna platforma sprzętowa dla aplikacji opisanych w języku FBD
    Safety execution framework for FB applications
    Autorzy:
    Śnieżek, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/156270.pdf
    Data publikacji:
    2005
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    sterowanie bezpieczne
    sterownik logiczny
    PLC
    język bloków funkcyjnych
    formalna weryfikacja
    safety related control
    Safety Integrity Level 3
    Function Block Diagrams
    software verification
    programmable logic controller
    Opis:
    W pracy przedstawiono programowalny sterownik logiczny, zachowujący się w sposób bezpieczny. Zachowanie to obejmuje normalną pracę, podczas której wymaga się poprawnego sterowania, jak również stan awarii, w którym wyjścia muszą być automatycznie wyzerowane. Algorytm sterowania jest opisany metodą bloków funkcyjnych FBD i SFC zgodną z normą IEC-61131. Zastosowana architektura sprzętowa sprzyja podzieleniu oprogramowania na dwie części. Pierwsza część - stała, niezależna od aplikacji - obejmuje bibliotekę bloków funkcyjnych. część druga - zmienna, bezpośrednio zależna od aplikacji - zawiera strukturę połączeń bloków. Obydwie części są wykonywane przez osobne procesory. Do badania poprawności stałej części programu zaproponowano formalną metodę wykorzystującą logikę wyższego rzędu HOL. Część zamienną bada się stosując metodę zróżnicowanej retranslacji.
    To architecturally support the programming of safety related control applications in the graphical language Function Block Diagram and the verification of such software meeting the requirements of safety Integrity level 3, a dedicated, low complexity execution platform is presented. Its hardware is fault detecting to immediately initiate emegrency shut-downs in case of malfunctions. By design, there is no semantic gap between the programming and machine execution levels, enabling the safety licensing of application software by extremely simple, but rigorous methods, viz., diverse back translation and inspection. Operating in strictly periodic fashion, the platform exhibits fully predictable real time behaviour.
    Źródło:
    Pomiary Automatyka Kontrola; 2005, R. 51, nr 1, 1; 31-33
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Ocena bezpieczeństwa funkcjonalnego systemów sterowania i zabezpieczeń
    Functional safety assessment of the control and protection systems
    Autorzy:
    Kosmowski, K.
    Kozyra, M.
    Śliwiński, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/152016.pdf
    Data publikacji:
    2003
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    bezpieczeństwo funkcjonalne
    niezawodność
    systemy elektryczne
    systemy sterowania i zabezpieczeń
    elektroniczne i elektryczne programowalne systemy
    functional safety
    reliability
    electrical systems
    electronic systems
    programmable electronic systems
    control systems
    protection systems
    Opis:
    W niniejszym artykule przedstawia się wybrane zagadnienia związane z oceną bezpieczeństwa funkcjonalnego w nawiązaniu do normy międzynarodowej IEC 61508. Podkreśla się znaczenie ilościowego modelowania probabilistycznego systemów elektrycznych, elektronicznych i programowalnych elektronicznych (E/E/EP). Ilustruje się wyznaczanie poziomu nienaruszalności bezpieczeństwa dla dwóch przykałdowych systemów sterowania i zabezpieczeń. Podkreśla się również znaczenie założeń i wartości parametrów przyjmowanych w analizach . W związku z kłopotami interpretacyjnymi i trudnościami stosowania normy IEC 61508 podkresla się znaczenie opracowania zasad przewodnich, które ułatwiają wdrażanie racjonalnych ekonomicznie rozwiązań bezpieczeństwa funkcjonalnego w praktyce.
    In this paper selected issues related to functional safety assessment in relation to international standard IEC 61508 are presented. The significance of quantitative probabilistic modelling of electrical, electronic, programmable electronic (E/E/PE) systems is emphasised. Determinig the safety integrity level of control and protection systems is illustrated on two examples. The meaning of assumptions and values of parameters in analyses is also emphasised. Due to difficulties in interpreting and using the standard IEC 61508, the significance of elaborating the guiding principles that will make easier to develop economically rational solutions of functional safety in practice is emphasised.
    Źródło:
    Pomiary Automatyka Kontrola; 2003, R. 49, nr 12, 12; 23-27
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Komputerowy symulator obiektu przeznaczony do testowania oprogramowania sterowników PLC
    An object simulator for PLC software testing
    Autorzy:
    Kulisz, J.
    Czerwiński, R.
    Mocha, J.
    Chmiel, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/156583.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    sterowanie procesami przemysłowymi
    programowalne sterowniki logiczne PLC
    uruchamianie oprogramowania
    testowanie oprogramowania
    symulatory procesów
    inżynieria oprogramowania
    industrial control
    programmable logic controller (PLC)
    program diagnostics
    debugging
    simulation
    process simulators
    software engineering
    software productivity
    Opis:
    W artykule przedstawiono koncepcję programowego symulatora obiektu sterowania przeznaczonego do uruchamiania i testowania oprogramowania dla sterowników PLC. Symulator emuluje zachowanie fizycznego obiektu przemysłowego i komunikuje się ze sterownikiem za pośrednictwem karty wejścia-wyjścia podłączanej do komputera. Pozwala on na przetestowanie tworzonej aplikacji bez udziału fizycznego obiektu, dzięki czemu znacząco przyspiesza proces tworzenia, uruchamiania oraz testowania oprogramowania.
    The paper discusses hardware and software tools used to support program testing and verification of Programmable Logic Controllers (PLC). Three main ideas of tools supporting PLC application development are presented: software PLC simulators (Fig. 1), software PLC simulators with software object simulators (Fig. 2), and software object simulators with a hardware PLC (Fig. 4). The last idea is discussed wider in the paper. The authors propose a new concept of the tool for supporting PLC program testing - an object simulator which is a separate device. The simulator consists of a PC equipped with an appropriate I/O card, and an object simulator program running on the PC. The object simulator program is responsible for emulating behavior of an industrial object, and providing appropriate visualization of its operation, enabling also the PLC programmer to simulate object faults. The PC does not communicate with the PLC using a network interface, but through physical I/Os of the PLC. The simulator is thus capable of testing the most of functionality built in PLC I/O modules, and time-critical functions, e. g. interrupts. The proposed concept of an object simulator can provide a reliable substitute for a physical object, and thus a significant part of software tests can be performed with use of the simulator. This can significantly facilitate and accelerate development of the application.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 1, 1; 3-5
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Mikroprogramowany układ sterujący z współdzieleniem kodów oraz mikroinstrukcjami sterującymi
    Compositional microprogram control unit with code sharing and control microinstructions
    Autorzy:
    Barkalov, A.
    Titarenko, L.
    Bieganowski, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/154793.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    mikroprogramowany układ sterujący
    współdzielenie kodów
    łańcuch bloków operacyjnych
    tabela LUT
    osadzony blok pamięci
    compositional microprogram control unit (CMCU)
    code sharing
    operational linear chain
    field programmable gate array (FPGA)
    lookup table
    design
    Embedded Memory Block
    Opis:
    W artykule przedstawiona została metoda syntezy umożliwiająca zmniejszenie liczby tablic LUT potrzebnych do realizacji układu mikroprogramowanego z współdzieleniem kodów. Metoda jest przeznaczona dla układów FPGA z osadzonymi blokami pamięci. Część kombinacyjna układu mikroprogramowanego jest realizowana z użyciem tablic LUT, natomiast pamięć sterująca z użyciem osadzonych bloków pamięci. Redukcję liczby tablic LUT osiągnięto dzięki wykorzystaniu klas łańcuchów pseudorównoważnych. W artykule przedstawiono przykład zastosowania proponowanej metody oraz rezultaty eksperymentów.
    The paper presents new research results of synthesis of Composi-tional Microprogram Control Unit (CMCU) with Codes Sharing. The method allows reduction of look-up table elements in the combina-tional part of the control unit. The method assumes application of field-programmable gate arrays for implementation of the combinational part, whereas embedded-memory blocks are used for implementation of its control memory. Programmable logic devices are nowadays widely used for implementation of Control Units (CU) [16, 18]. The problem of the CU optimisation is still actual in computer science and it solution permits to decrease the cost of the system [17]. The proposed method is oriented on reduction of hardware amount of CMCU addressing circuit by placing codes of classes of pseudoequivalent states in the control memory. These classes are formed by division of the set of Operational Linear Chains (OLC) into partitions which correspond to pseudoequivalent states of Moore FSM [4]. The research results show that application of the method to tested control algorithms gives on average 50% decrease in hardware amount when compared to CMCU based structure (Tab. 2). The results were obtained using Xilinx ISE. The models of control units were generated by the authors' software using the control algorithms from [15].
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 780-783
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-13 z 13

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies