Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "pary testowe" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-3 z 3
    Tytuł:
    An Algorithm of the Test Pairs Minimization by means of the Incompatibility Graph
    Algorytm minimalizacji par testowych z użyciem grafu niezgodności
    Autorzy:
    Czerwiński, R.
    Rudnicki, T.
    Powiązania:
    https://bibliotekanauki.pl/articles/155089.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    testowanie
    pary testowe
    uszkodzenia opóźnieniowe
    MISR
    two-pattern testing
    delay faults
    Opis:
    A heuristic method of the test pairs minimization in Two-Pattern testing is presented. The method is designed for test pattern generators including ROM and MISR, while the goal of the minimization is reduction of the ROM size. The method is based on the coloring the incompatibility graph. Authors present original application of the coloring the incompatibility graph. Introduced in the paper algorithm is very compact and can be implemented as a quick computer program. Primary experiments prove the high effectiveness of the method.
    W niniejszej pracy przedstawiono heurystyczną metodę minimalizacji liczby par testowych potrzebnych do testowania uszkodzeń opóźnieniowych. Metoda ta polega na tworzeniu w kolejnych etapach minimalizacji grafu niezgodności par testowych. Minimalizacja opiera się na kolorowaniu takiego grafu. Ostateczna liczba par testowych jest równa liczbie chromatycznej grafu. Naturalnie, kolory przyporządkowane poszczególnym wierzchołkom grafu zawierają informację, które pary testowe mają być ze sobą sklejane. O końcowej liczbie par testowych po procesie sklejania decyduje liczba stanów nieokreślonych występujących w parach testowych przed procesem sklejania. Jeżeli liczba tych stanów jest duża, wówczas istnieje wiele możliwości sklejania par testowych. Jednak tylko kilka rozwiązań sklejania daje minimalną końcową liczbę par testowych po procesie sklejania. Metoda nie wymaga rozwiązania problemu pokrycia znanego z klasycznych metod minimalizacji. Kilka sklejonych par testowych (rys. 3) w jedną parę testową (rys. 4) oznacza, że w jednym takcie zegarowym zostanie przetestowanych kilka ścieżek układu ze względu na występowanie w nich uszkodzeń opóźnieniowych. Mniejsza liczba par testowych oznacza mniejszą liczbę słów programujących, a także mniejsze wykorzystanie pamięci ROM generatora par testowych z pamięcią ROM (rys. 1) przy jednoczesnym wysokim współczynniku pokrycia par testowych. Dodatkową zaletą mniejszej liczby par testowych jest mniejsza liczba potrzebnych taktów zegarowych do ich generacji. Poszczególne kroki metody minimalizacji liczby par testowych (rys. 6) zostały przedstawione na prostym przykładzie (rys. 5). Wstępne wyniki eksperymentów dają bardzo dobre wyniki.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 6, 6; 573-575
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Generator par testowych dla uszkodzeń opóźnieniowych
    Test Pattern Generator for Delay Faults
    Autorzy:
    Rudnicki, T.
    Powiązania:
    https://bibliotekanauki.pl/articles/155669.pdf
    Data publikacji:
    2007
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    MISR
    pary testowe
    pokrycie uszkodzeń
    CUT
    test pairs
    Cover of Delay Faults
    ROM
    Opis:
    Rejestr MISR pobudzany słowami odczytywanymi z pamięci ROM jest jednym z ostatnio oferowanych rozwiązań problemu generacji par testowych dla uszkodzeń opóźnieniowych. W niniejszej pracy przedstawiono koncepcję zmniejszania liczby słów programujących oraz takiej modyfikacji grafu pracy ww. generatora par testowych, która pozwala na uzyskanie akceptowalnego czasu testowania przy stosunkowo wysokim współczynniku pokrycia uszkodzeń opóźnieniowych. W pracy przedstawiono rezultaty eksperymentów, w których wygenerowano opracowaną metodą pary testów dla benchmarków ISCAS'89.
    One of the recently proposed solutions to the problem generation of test pairs' patterns to target delay faults is a Multiple Input Signature Register (MISR). The paper proposes a method to minimize control words and to modify the operation diagram of the Test Pattern Generator (TPG) aiming at achieving acceptable test times while ensuring a very high coverage of delay faults. Experimental results are presented, in which the method of test pairs for benchmarks of the ISCAS'89 has been employed. These results confirm a high effectiveness of this method compared to other solutions.
    Źródło:
    Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 95-97
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Zmodyfikowany generator par testowych dla uszkodzeń opóźnieniowych
    Modified Test Pattern Generator for Delay Faults
    Autorzy:
    Rudnicki, T.
    Powiązania:
    https://bibliotekanauki.pl/articles/154305.pdf
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    generator par testowych
    uszkodzenia opóźnieniowe
    rejestr MISR
    pary testowe
    TPG
    delay faults
    MISR
    test pairs
    Opis:
    W artykule przedstawiono metodę generacji par testowych pobudzających uszkodzenia opóźnieniowe. Źródłem par testowych jest zmodyfikowany rejestr MISR. Modyfikacja rejestru MISR polega na podwojeniu jego długości. Dzięki temu udało się ograniczyć do jednego liczbę słów programujących, a tym samym zrealizować generator par testowych bez jakiejkolwiek pamięci. To spowodowało, że uzyskano podobne rezultaty jak dla generatora par testowych z pamięcią ROM, co jest główną zaletą przedstawionego generatora par testowych.
    A method of generating test pairs for delay faults is presented in the paper. A modified MISR register is the source of test pairs. Modification of this register consists in doubling its length (Fig. 3). Test pairs are only generated at a half of the MISR register chosen outputs. Doubling the MISR register makes it possible to generate all possible test pairs, which was proved in the papers [2, 3, 4]. The disadvantage of this solution is too large number of clock cycles. The test pairs for the delay faults include a quite number of don't cares. It enables a considerable reduction of the test pairs. Minimising the number of test pairs means a smaller number of clock cycles at a very high coverage factor of the test pairs. The process of merging the test pairs is shown on example. The number of programming words is limited to only one due to this modification. In consequence, it enables producing a generator of test pairs without ROM. There are presented the experimental results of generating the test pairs for benchmarks of ISCAS'89. The number of benchmark inputs was limited to 32. The results are similar to those for the generator of test pairs with ROM [1, 2, 4] (Fig. 1). The coverage factor is somewhere between 65% and 95% at the sequence length ranging from 160 to 300k clock cycles. The main advantage of this solution is the lack of ROM.
    Źródło:
    Pomiary Automatyka Kontrola; 2009, R. 55, nr 7, 7; 435-437
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-3 z 3

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies