Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "minimalizacja" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-10 z 10
    Tytuł:
    Minimalizacja poboru mocy wspólnego modelu automatów skończonych
    Minimisation of power dissipation of FSM common model
    Autorzy:
    Salauyou, V.
    Grześ, T.
    Powiązania:
    https://bibliotekanauki.pl/articles/154327.pdf
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    automat skończony
    minimalizacja poboru mocy
    finite state machine
    low power design
    Opis:
    W artykule przedstawiono nowy algorytm kodowania stanów wewnętrznych automatu skończonego o obniżonym poborze mocy. Zastosowano w nim wspólny model automatu klas ADE co pozwoliło to na zmniejszenie ilości przerzutników przechowujących kod stanu. Badania symulacyjne przeprowadzone z wykorzystaniem standardowych układów testowych potwierdziły skuteczność kodowania z wykorzystaniem proponowanego algorytmu w porównaniu z algorytmami JEDI oraz NOVA, jak i zawartymi we wcześniejszych pracach autorów.
    In this paper there is addressed the problem of power minimisation of the finite state machine (FSM). Power reduction is of great importance in design of digital systems as it can improve the speed and extend the time between recharging the batteries in mobile systems. In the common model of the FSM of class ADE (Section 2) the set A of internal states consists of three subsets: AA, AD, and AE. AA is the set of internal states of the FSM of class A, AD is the set of internal states of the FSM of class D (the output vector is identical to the next state code), and AE is the set of internal states of the FSM of class E (the input vector is identical to the next state code) [12]. The common model of the FSM of class ADE requires an additional register used for storing the input and output vector values. These registers are present in modern programmable logic devices. In Section 3 there is proposed a new algorithm of the FSM state assignment that makes use of the common model. The assigned code consists of three parts: G - input vector, Z - output vector and E - state code. G and Z are stored in the input and output registers, respectively. With this algorithm it is possible to assign codes that are shorter than those assigned with use of classical methods, and thus less power is dissipated in registers storing the current state code during every transition. The experimental results (Section 4, Tables 1 and 2) show the significant reduction (of 13 to 51%) in power dissipation compared to classic (JEDI, NOVA, column-based) and recent (sequential and iterating) algorithms.
    Źródło:
    Pomiary Automatyka Kontrola; 2009, R. 55, nr 7, 7; 491-493
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Koszt implementacji w strukturach CPLD i FPGA jako kryterium wyboru stanów przy minimalizacji automatu skończonego
    Cost of implementation in CPLD and FPGA structures as the criterion of state selection for minimization of finite state machines
    Autorzy:
    Klimowicz, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/154809.pdf
    Data publikacji:
    2014
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    automaty skończone
    synteza logiczna
    minimalizacja
    CPLD
    finite state machines
    logic synthesis
    minimization
    Opis:
    W pracy opisano heurystyczną metodę minimalizacji automatów skończonych, która pozwala na etapie minimalizacji stanów uwzględniać parametry bazy technologicznej oraz metodę kodowania stanów. Opisano kryteria minimalizacji liczby stanów ze względu na koszt ich realizacji w strukturze CPLD, gdzie głównym parametrem wpływającym na realizację jest liczba termów podłączonych do jednej makrokomórki i liczba elementarnych koniunkcji w opisie SOP (Sum of Products) funkcji logicznej oraz FPGA, gdzie głównym parametrem jest liczba wejść elementu logicznego i liczba argumentów realizowanej funkcji logicznej. Przedstawiono także wyniki badań opracowanych algorytmów i porównanie ich z innymi metodami minimalizacji stanów.
    In the paper a heuristic method of minimization of incompletely specified finite state machines is described. This method allows taking into account the parameters of technological base, the method of state assignment and realization costs. The presented method is focused on realization of FSM in CPLD and FPGA structures. The method is based on operation of merging two states. In addition to reducing internal states this method minimizes the number of FSM transitions and FSM input variables. In contrast to the previously developed methods, in each step of the algorithm there is considered not only one, but the entire set of all pairs of states for which it is permissible to merge. Then from the set there is selected the pair of states which best matches the criteria of minimizing. The paper describes the criteria for minimizing the number of states of the machine because of the cost of their implementation in the CPLD. The main parameter influencing the implementation is a number of terms connected to one macrocell and FPGA structures, where the main parameter is the number of LUT inputs and the number of logic function arguments. The results of implementation of the minimized FSMs in programmable devices showed that the proposed method allowed building FSMs at lower cost and higher speed than STAMINA program for CPLD and FPGA devices.
    Źródło:
    Pomiary Automatyka Kontrola; 2014, R. 60, nr 7, 7; 480-482
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Minimalizacja automatów skończonych z uwzględnieniem ich kosztu realizacji w układach programowalnych o strukturze CPLD
    Minimization of finite state machines taking into account the cost of realization in CPLD devices
    Autorzy:
    Klimowicz, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/155171.pdf
    Data publikacji:
    2013
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    automaty skończone
    synteza logiczna
    minimalizacja
    CPLD
    finite state machines
    logic synthesis
    minimization
    Opis:
    W pracy opisano heurystyczną metodę minimalizacji nie w pełni określonych automatów skończonych, która pozwala już na etapie minimalizacji stanów wewnętrznych uwzględniać parametry bazy technologicznej, metodę kodowania stanów oraz optymalizować koszt realizacji automatu w strukturze programowalnej. Opisano kryteria minimalizacji liczby stanów automatu ze względu na koszt ich realizacji w strukturze CPLD, gdzie głównym parametrem wpływającym na realizację jest liczba termów podłączonych do makrokomórki. Dodatkowym efektem działania metody jest minimalizacja liczby przejść automatu.
    In the paper a heuristic method of minimization of incompletely specified finite state machines is described. This method allows taking into account parameters of technological base, the method of state assignment and realization costs. The presented method is focused on realization of an FSM in the CPLD structure. The method is based on an operation of merging two states. In addition to reducing internal states, this method minimizes the number of FSM transitions and FSM input variables. In contrast to the previously developed methods, in each step of the algorithm there is considered not only one, but the entire set of all pairs of states for which it is permissible to merge. Then the pair of states which best matches the criteria of minimizing is selected from the set. Two FSM states can be merged if they are equivalent. FSM behavior does not change after the states are merged, if the transition conditions from these states that lead to different states are orthogonal. If there are transi-tions from the states that lead to the same states, the transition conditions for such transitions should be equal. Moreover, the output vectors generated in these states should not be orthogonal. It should be noted that wait states can be formed at the merging of FSM states. This paper describes the criteria for minimizing the number of states of the machine because of the cost of their implementation in the CPLD structure, where the main parameter influencing the implementation is a number of terms connected to one macrocell.
    Źródło:
    Pomiary Automatyka Kontrola; 2013, R. 59, nr 8, 8; 760-762
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Badania algorytmów kodowania stanów wewnętrznych automatu skończonego zorientowanych na minimalizację poboru mocy
    Exploration of the Low Power Oriented Algorithms of the Finite State Machines State Assignment
    Autorzy:
    Salauyou, V.
    Grześ, T.
    Powiązania:
    https://bibliotekanauki.pl/articles/156218.pdf
    Data publikacji:
    2008
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    automat skończony
    kodowanie
    minimalizacja poboru mocy
    finite state machine
    state assignment
    low power design
    Opis:
    Kodowanie stanów wewnętrznych automatu skończonego jest jednym z ważniejszych procesów podczas syntezy automatu. W artykule skoncentrowano się na algorytmach minimalizujących pobór mocy. Przeprowadzono badania algorytmu kodowania kolumnowego oraz dwóch algorytmów opracowanych przez autorów: sekwencyjnego oraz iteracyjnego. Wyniki badań wykazują znaczące zmniejszenie poboru mocy układów zakodowanych z wykorzystaniem algorytmu sekwencyjnego w porównaniu z algorytmem kodowania kolumnowego (średnio o 12%), natomiast zastosowanie algorytmu iteracyjnego pozwoliło na obniżenie mocy średnio o kolejne 2% (w porównaniu do algorytmu sekwencyjnego).
    Finite State Machine (FSM) state assignment is one of the most important activities during the synthesis. In this paper we focused on the low-power design oriented algorithms. We explore column-based algorithm as well as two algorithms researched by authors: sequential and iterational. Experimental results shows the significant reduction of the power dissipation after state assignment using sequential algorithm in comparison with the column-based algorithm (of about 12%). Iterational algorithm increase power reduction of about 2% (in comparison with the sequential algorithm).
    Źródło:
    Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 499-501
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Optymalizacja kolejności zleceń produkcyjnych ze względu na minimalną sumę opóźnień
    Optimization of the sequence of production orders on account of minimum delay
    Autorzy:
    Dylewski, R.
    Jardzioch, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/153463.pdf
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    dynamiczne środowisko produkcyjne
    minimalizacja sumy opóźnień
    sterowanie systemami produkcyjnymi
    dynamic manufacturing environment
    minimum delay
    manufacturing system control
    Opis:
    W artykule rozważany jest problem ustalania kolejności wprowadzania zleceń do produkcji w dynamicznym środowisku produkcyjnym. Przyjęto założenie, że możliwe jest dodawanie kolejnych zleceń produkcyjnych w trakcie pracy systemu wytwórczego. Zaproponowano nową metodę wyznaczania takiej kolejności zleceń, która jest optymalna ze względu na minimalną sumę opóźnień. Metoda ta daje lepsze rozwiązania niż metoda minimalnego terminu realizacji, czasu obróbki, czy zapasu czasu.
    According to the prevailing marketing trend that seeks to fulfil the customer's needs in their entirety, timely execution of production orders became the main criterion for evaluation of the quality of the company's performance. One way of achieving this aim is a proper planning of technological processes and a proper arrangement of production orders to be executed. This paper investigates the issue of sequencing the production orders in a dynamic manufacturing environment. It is assumed that it is possible to add further production orders while the manufacturing system is in operation. A new method for determining the sequence of production orders is proposed; the method is optimal with regard to minimizing the sum of tardiness. The algorithm designed allows deciding whether the base sequence, determined by the minimum deadline calculation, is optimal with regard to minimizing the sum of tardiness. Otherwise, a new sequence of production orders that is optimal in terms of minimizing the sum of tardiness is determined. The method yields better results than the method of minimum deadline, machining time, or time reserve.
    Źródło:
    Pomiary Automatyka Kontrola; 2012, R. 58, nr 6, 6; 527-529
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Badania metody minimalizacji nie w pełni określonych automatów skończonych realizowanej w oparciu o sklejanie dwóch stanów
    Experiments on the method of Mealy state machine minimization based on two-states merging
    Autorzy:
    Klimowicz, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/151160.pdf
    Data publikacji:
    2014
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    automat skończony
    minimalizacja liczby stanów
    synteza logiczna
    łączenie stanów
    finite state machine (FSM)
    state minimization
    logic synthesis
    state merging
    Opis:
    W pracy opisano badania eksperymentalne metody minimalizacji nie w pełni określonych automatów skończonych. Proponowana metoda bazuje na operacji sklejania dwóch stanów. W pracy pokazano warunki konieczne łączenia dwóch stanów oraz przypadek tworzenia się stanów oczekiwania. Opisana metoda pozwala na redukcję liczby stanów średnio 1,16 razy i liczby przejść automatu 1,27 razy. Pozwala także na redukcję liczby przejść w stosunku do programu STAMINA średnio 1,40 razy. Przedstawiono także wyniki implementacji zminimalizowanych automatów w strukturach CPLD i FPGA, które potwierdziły skuteczność metody.
    This paper presents experiments on a heuristic method for minimization of an incompletely specified finite state machine with unspecified values of output variables. The proposed method is based on two states merging. In addition to reduction of the finite state machine (FSM) states, the method also allows reducing the number of FSM transitions and input variables. In contrast to the previously developed methods, in each step of the algorithm there is considered not only one, but the entire set of all pairs of states for which it is permissible to merge. Then from the set there is selected the pair of states which best matches the criteria of minimizing. In the paper, the conditions of state equivalence are presented. Two FSM states can be merged only if they are equivalent. It should be noted that the wait states can be formed at the merging of FSM states. This method allows reducing the number of internal states of the initial FSM by 1.16 times on the average, and by 2.75 times on occasion. An average reduction of the number of FSM transitions makes up 1.27 times. The comparison of the proposed method with the program STAMINA shows that the offered method does not reduce the number of FSM states, however it allows reducing the number of FSM transitions by 1.40 times on the average. The results of implementation of the minimized FSMs in programmable devices showed that the proposed method allowed building FSMs at lower cost and higher speed than the STAMINA program for CPLD and FPGA devices.
    Źródło:
    Pomiary Automatyka Kontrola; 2014, R. 60, nr 5, 5; 297-300
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Wspólny model automatu skończonego w minimalizacji poboru mocy
    Finite state machine common model in power minimisation
    Autorzy:
    Grześ, T.
    Powiązania:
    https://bibliotekanauki.pl/articles/154745.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    model wspólny automatu skończonego
    minimalizacja poboru mocy
    kodowanie stanów automatu
    finite state machine common model
    power minimisation
    state assignment
    Opis:
    W artykule przedstawiono wyniki badań algorytmu minimalizacji poboru mocy wykorzystującego wspólny model automatu klas ADE. Nowe modele strukturalne stanowią rozwinięcie klasycznych automatów Mealy'ego i Moore'a. Pozwalają na wykorzystanie szczególnych cech układów programowalnych przy syntezie układów sekwencyjnych. Jedną z możliwości jest zastosowanie przerzutników w buforach wejściowych i wyjściowych w charakterze elementów pamięci. Wyniki badań wykazały bardzo wysoką skuteczność nowego algorytmu.
    The paper presents a new algorithm of the power consumption minimisation based on a common model of the finite state machine (FSM) of class ADE. The classic algorithms of the state assignment for power minimisation such as column-based [1], annealing [4], sequential [8] or genetic [2] are based on the general model of FSM (Mealy or Moore). They do not take into account specific features of contemporary programmable logic devices (PLD). The new structural models of FSMs are an extension of Mealy and Moore automata. The proposed algorithm is based on the common model of the finite state machine of class ADE. This paper consists of four paragraphs. The first one is an introduction to the power minimisation problem and shows why the new structural models of FSM can be used as a solution. In the second paragraph there is a detailed description of the common model of FSM of classes ADE (Fig. 1) and discussion on the power dissipation in the common model. The third paragraph describes the algorithm of state assignment that uses the features of the common model of FSM of class ADE. The fourth chapter presents the results of investigations on the new algorithm. These results show very high effectiveness of the new algorithm. In addition, power dissipation depends significantly on the algorithm used for encoding variables ei from the set E as well as increasing number of additional variables ei.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 772-774
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Zastosowanie hipergrafów w procesie selekcji implikantów prostych
    Application of hypergraphs to the prime implicant selection process
    Autorzy:
    Wiśniewski, R.
    Stefanowicz, Ł.
    Powiązania:
    https://bibliotekanauki.pl/articles/155992.pdf
    Data publikacji:
    2013
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    minimalizacja funkcji logicznych
    selekcja implikantów prostych
    hipergraf
    transwersala dokładna
    minimization of Boolean functions
    selection of prime implicants
    hypergraph
    exact transversal
    Opis:
    W referacie przedstawiona została nowa koncepcja selekcji implikantów prostych w procesie dwupoziomowej minimalizacji funkcji logicznych. Aktualnie znane metody selekcji bazują na połączeniu metod dokładnych z przybliżonymi. W artykule zaproponowana została nowatorska metoda selekcji, która w całości opiera się na algorytmach dokładnych, poprzez zastosowanie teorii hipergrafów. Najbardziej istotną zaletą proponowanego rozwiązania jest wielomianowa złożoność obliczeniowa całej operacji selekcji, która w przypadku ogólnym ma złożoność wykładniczą.
    : In the paper a new idea for the selection of prime implicants is proposed. The method is based on the two-level minimization process of the Boolean functions, according to the Quine-McCluskey approach. Initially, the set of prime implicants for the logic function ought to be calculated. Next, the selection process is applied to achieve the minimal formula. Such an operation is a typical covering problem and in general case it has exponential computational complexity. In the paper we propose a new prime implicants selection method. An idea is based on the hypergraph theory. The prime implicants table is formed as a selection hypergraph. If the selection hypergraph belongs to the Exact Transversal Hypergraph class (xt-class), the solution may be obtained in a polynomial time, which is not possible in a general case. The proposed method is illustrated by an example. All necessary steps are shown in order to apply the proposed selection algorithm to minimize an exemplary Boolean function.
    Źródło:
    Pomiary Automatyka Kontrola; 2013, R. 59, nr 11, 11; 1195-1197
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Zastosowanie transwersali hipergrafów w minimalizacji pojemności pamięci systemów dyskretnych
    Application of hypergraph transversals to memory size minimisation
    Autorzy:
    Wiśniewska, M.
    Wiśniewski, R.
    Adamski, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/154751.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    hipergraf
    transwersala (pokrycie wierzchołkowe hipergrafu)
    klasa kompatybilności
    mikrooperacja
    mikroinstrukcja
    minimalizacja pojemności pamięci
    hypergraph
    hypergraph transversal
    compatibility class
    microoperation
    microinstruction
    memory size minimization
    Opis:
    Algorytm redukcji pojemności pamięci systemów dyskretnych bazuje na wyznaczeniu i selekcji klas kompatybilności poszczególnych mikrooperacji. Proces selekcji klas kompatybilności jest zaliczany do problemów z klasy NP-trudnych. W artykule zaprezentowano metodę selekcji klas kompatybilności opierającą się o wyznaczenie transwersali hipergrafów. Proponowane rozwiązanie zostało gruntownie przeanalizowane oraz porównane z metodami tradycyjnymi, bazującymi na przekształceniach macierzowych.
    The problem of memory size minimisation is a very important part of the design process of a discrete system. Very often the volume of the prototyped memory exceeds the size of memory blocks offered by programmable devices (like FPGAs or CPLDs). One of the most popular solution to this problem is memory size minimisation. The reduction of the memory is achieved thanks to selection of the compatibility classes of the microoperations. Such a problem is NP-hard, therefore many various algorithms have been developed. Most of them are based on the graph and matrix theories. In the paper there is proposed a method for memory size reduction in which the hypergraph theory is applied. A hypergraph permits to store and reduce information about the compatibility classes in comparison with the traditional graphs. The memory size minimisation is reached thanks to the computation of its transversal (vertices cover). Any known transversal algorithm can be used in order to calculate the selection of compatibility classes. Four different covering methods of hypergraphs are presented and compared. All steps that are required in order to perform the microinstruction length reduction of discrete systems are shown. The proposed method is compared with the traditional solution. Finally, the detailed results of experiments are presented and discussed.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 777-779
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Pomiarowe wyznaczanie charakterystyk sterowania silników indukcyjnych pracujących z minimalnymi stratami mocy
    Determination of control characteristics of induction motors operating under minimal power losses condition by measurements
    Autorzy:
    Banach, H.
    Powiązania:
    https://bibliotekanauki.pl/articles/158434.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    silnik indukcyjny
    charakterystyka sterowania
    napięcie optymalne
    minimalizacja strat mocy
    praca energooszczędna
    induction motor
    control characteristic
    optimal voltage
    power losses minimisation
    energy saving operation
    Opis:
    W artykule przedstawiono metodę pomiaru charakterystyk sterowania indukcyjnych silników klatkowych pracujących z minimalnymi stratami. Opisana metoda bazuje na maksymalizacji mocy wydawanej. Dla założonej wartości mocy pobieranej Pin = const. dokonuje się zmian wartości napięcia zasilającego i wyznacza sprawność silnika, rys. 2. Optymalna wartość napięcia wystąpi dla maksymalnej sprawności tzn. dla maksimum mocy na wale silnika. Zakładając szereg wartości mocy pobieranej można sporządzić charakterystykę sterowania tj. napięcia optymalnego w funkcji mocy na wale Uopt = f (P) lub momentu obciążenia Uopt = f (Ts). Dużym ułatwieniem przy wykonywaniu pomiarów jest zastosowanie miernika parametrów sieci używanego do pomiaru mocy pobieranej z sieci przez silnik indukcyjny. Pozwala to na szybkie i sprawne przeprowadzenie pomiarów. Wg opracowanej metody sporządzono charakterystyki sterowania dla indukcyjnego silnika klatkowego o mocy PN = 1,1 kW przedstawione na rys. 4 oraz dla indukcyjnego silnika pierścieniowego o mocy PN = 0,8 kW, rys. 5. Charakterystyki te wyznaczono dla pięciu wartości częstotliwości napięcia zasilającego fs = 10, 20, 30, 40, 50 Hz. Badane silniki były obciążane hamownicą prądu stałego. Opisana metoda możne znaleźć zastosowanie w badaniach laboratoryjnych dotyczących napędów energooszczędnych, jak również w praktycznej realizacji sterowania takimi układami.
    The paper presents the method for measuring the control characteristics of induction motors operating under minimum power losses condition. The described method is based on the output power maximisation. For the assumed input power value Pin = const., there are made the changes of the supplied voltage value and the motor efficiency is determined, Fig. 2. The optimal voltage value occurs at the maximal efficiency i.e. for the maximum shaft power. Assuming the input power values, it is possible to determine the control characteristic i.e. the optimal voltage as a function of the shaft power Uopt = f (P) or the load torque Uopt = f (Ts). Measurements can be taken much easier in case of using a power net analyser for measurements of the induction motor input power. This meter allows taking measurements fast and efficiently. Using the described method there were determined the control characteristics for the squirrel cage induction motor of rated power PN = 1,1 kW (Fig. 4) and the slip ring induction motor of rated power PN = 0,8 kW (Fig. 5) for five values of the supply voltage frequency fs = 10, 20, 30, 40, 50 Hz. The investigated induction motors were loaded with a d.c. generator. The described method can be used for laboratory test of energy saving drives as well as practical realisation of control for these drives.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 4, 4; 301-304
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-10 z 10

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies