Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "Statistical tests" wg kryterium: Temat


Wyświetlanie 1-2 z 2
Tytuł:
Implementacja pakietu testów statystycznych do badania generatorów pseudolosowych w układzie programowalnym
Statistical tests of pseudo-random number generators in a programmable device
Autorzy:
Dąbal, P.
Pełka, R.
Powiązania:
https://bibliotekanauki.pl/articles/153896.pdf
Data publikacji:
2014
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
analiza statystyczna
generator losowy
FPGA
statistical tests
random number generator
Opis:
W artykule przedstawiono projekt i wyniki badań eksperymentalnych mikrosystemu w układzie SoC Zynq (Xilinx) przeznaczonego do analizy statystycznej z użyciem pakietu NIST SP800-22 binarnych sekwencji pochodzących z implementowanych chaotycznych generatorów pseudolosowych. Omówiono sposób implementację pakiet testów NIST oraz wskazano potencjalne możliwości zrealizowania wybranych operacji sprzętowo. Kompletny system zajmuje 4% przerzutników i 19% bloków LUT dostępnych w układzie XC7Z020. Zastosowanie proponowanych mechanizmów pozwoliło na uzyskanie wydajności na poziomie 100 Mb/s.
This paper presents the concept, design and experimental results of a SoCbased microsystem with Zynq device from Xilinx, for statistical testing of bit-streams from pseudo-random bit generators (PRBGs). In order to detect any symptoms of non-random behavior of PRBGs, we apply the commonly used statistical tests proposed by NIST as a standard package SP800-22. Five basic tests out of 15 tests from the NIST package have been converted from PC platform and adopted to specific embedded ARM architecture. Key elements of statistical analysis are performed by a dedicated analyzer implemented in programmable logic while the other functions are executed by an integrated dual-core processor. The complete microsystem uses 4% of flip-flops and 19% of LUTs available in the XC7Z020 SoC device. The operation of the microsystem has been optimized by assumption of fixed confidence level of statistical tests and constant data sample size equal to 220. Using these values we get the maximum throughput of data analysis at the level of 100 Mbps. The proposed system may be used for real-time analysis and tracing of pseudo-random binary sequences obtained from integrated PRBGs. This feature is an important improvement in statistical testing of high bit-rate data streams since conventional NIST tests running on the PC platform can be executed in the off-line mode only. Our further work will be focused on the implementation of some other tests from the NIST package and speedup techniques based on multiple bit analysis in a single clock cycle.
Źródło:
Pomiary Automatyka Kontrola; 2014, R. 60, nr 7, 7; 459-461
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Generacja binarnych ciągów losowych w układzie Virtex-5
Generation of binary random sequences in Virtex-5
Autorzy:
Jessa, M.
Jaworski, M.
Powiązania:
https://bibliotekanauki.pl/articles/154652.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
generator losowy
generator pierścieniowy
generator łączony
testy statystyczne
kryptografia
random number generator
ring oscillator
combined generator
statistical tests
Opis:
W pracy przedstawiono wyniki badań generatora losowego łączonego, zbudowanego z generatorów wykorzystujących generatory pierścieniowe. Wykazano, że po zaimplementowaniu generatora w układzie Virtex-5 ciągi wyjściowe spełniają wszystkie testy statystyczne z pakietu NIST 800-22. Rozważono trzy sposoby realizacji opóźnienia występującego w generatorze pierścieniowym: w postaci kaskady negatorów, kaskady przerzutników oraz za pomocą linii opóźniającej wbudowanej w układ Virtex-5. Przedstawiono ograniczenia wykorzystania proponowanego generatora w kryptografii.
One of the simplest sources of purely digital true random bit sequences is a ring oscillator with output sampled by a signal from the low-frequency quartz oscillator (Fig. 1). The frequency fH is normally at least several times greater than the frequency fL. The same idea was used in the experiment conducted but there was assumed that the ring oscillators had frequencies , close to fL but not smaller than fL. The signal of frequency fL, common for all source generators, was produced by the quartz oscillator built into evaluation board ML505 containing Virtex-5 (Fig. 2). There was assumed that . The frequencies satisfy the condition . Generators that failed to satisfy this condition were reconstructed to meet this requirement, e.g., by changing the location of elements in the FPGA structure. Tables 1, 3, and 5 lists the results of NIST statistical testing for the realised generator composed of 40 source generators. The all tests were satisfactory independently of the hardware solution of the delay ?. In experiments there were considered three constructions for ?: a chain of inverters, a chain of latches and the delay line built into Virtex-5. The practical RNG demonstrates that the idea of combining modulo 2 of a finite number of source streams can be used to construct entirely digital, high-speed RNGs that pass all NIST statistical tests. The application of this type of generator to cryptography, considered in the last paragraph of this paper, although possible, requires further research.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 681-684
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-2 z 2

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies