Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "R.P." wg kryterium: Autor

  Lista filtrów
Wyrównaj
Wyświetlanie 1-15 z 67
Tytuł:
Detekcja małych wycieków w sieciach wodociągowych z zastosowaniem metody modelowania niepewności
Small leakage detection in water distribution systems with use of the model error modelling metod
Autorzy:
Przystałka, P.
Wyczółkowski, R.
Powiązania:
https://bibliotekanauki.pl/articles/153681.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
sieci wodociągowe
detekcja wycieków bazująca na modelu
odporna detekcja wycieków
modelowanie niepewności
urban water supply networks
model-based leakage detection
robust leakage detection
uncertainty modelling
Opis:
W artykule przedstawiono badania dotyczące detekcji małych wycieków pojawiających się w sieciach wodociągowych. W celu detekcji uszkodzeń zastosowano schemat diagnozowania w oparciu o residua wygenerowane za pomocą przybliżonych modeli obiektu. Część decyzyjną realizującą ocenę wartości chwilowych residuów opracowano na podstawie metody modelowania niepewności. Uzyskane wyniki badań potwierdzają poprawność zastosowanego rozwiązania.
This paper considers the problem of small leakage detection in urban water supply networks. In order to detect leakage, the model-based fault diagnosis scheme was used. Nonlinear autoregressive exogenous models were applied to residual generation. A nonlinear part of the model was worked out with use of a multilayer perceptron neural network. Residual evaluation was realised basing on the model error modelling method. This method was modified to obtain a new scheme for adaptive threshold generation. In the case study reported in this paper the authors present the fault detection experiments with use of the industrial data set. The obtained results of small leakage detection in the considered water supply network confirm the effectiveness of the proposed approach. The paper is organized as follows. The first section deals with the introduction to the study. The second one includes a description of the proposed method. In the next section there are presented the results that were obtained by the authors. Finally, the paper ends with the conclusions.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 11, 11; 1307-1310
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Mikrosystem z układem Zynq do dystrybucji strumienia danychz chaotycznych generatorów PRBG w sieci LAN
A microsystem with Zynq device for distribution of bit-streams from chaotic PRBG generators in LAN
Autorzy:
Dąbal, P.
Pełka, R.
Powiązania:
https://bibliotekanauki.pl/articles/154422.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
generatory pseudolosowe
chaos
SoC
FPGA
pseudorandom generators
Opis:
W artykule przedstawiono projekt i wyniki badań eksperymentalnych mikrosystemu w układzie SoC Zynq (Xilinx) przeznaczonego do dystrybucji strumienia danych z chaotycznych generatorów pseudolosowych (PRBG) w sieci LAN. Opisano implementację kilku wariantów architektur chaotycznych generatorów binarnych sekwencji pseudolosowych. Kompletny system zajmuje 2% przerzutników i 7% bloków LUT dostępnych w układzie XC7Z020. Szybkość transmisji danych w sieci LAN, w zależności od konfiguracji systemu, wynosi od 8,8 Mb/s do 53,4 Mb/s. Opracowano aplikację do badań i wspomagania prac projektowych z wykorzystaniem proponowanego mikrosystemu.
This paper presents a concept, design and experimental results of a SoC-based microsystem with Zynq device from Xilinx, for distribution of chaotic pseudo-random bit-stream from PRBG via LAN. Several variants of PRBGs architectures have been described and tested. The complete system requires about 2% of flip-flops and 7% of LUTs available in the XC7Z020 device. The maximum speed of data transmission on LAN, depends on the system configuration, and varies from 8.8 Mbps to 53.4 Mbps. A dedicated computer application has been developed to support the research and design with use of the proposed microsystem. Pseudo-random bit-stream generators are used e.g. in cryptography and for testing digital systems. Often there is a need for high-speed transmission of data streams to multiple recipients at the same time. The described system supports the distribution of data obtained from embedded PRBGs over the LAN. In order to manage the distribution process, a dedicated client-server has been proposed. The hardware platform and objectives of the system for generation and distribution of pseudo-random sequences are discussed. There are presented the main features of the tools used for development of the project, the software and the library of utility modules that can be used in dedicated user applications.
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 8, 8; 845-847
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Implementacja algorytmu detekcji twarzy w obrazach cyfrowych z układem SoC Zynq
SoC Zynq-based implementation of a face detection algorithm in digital images
Autorzy:
Wujek, P.
Pełka, R.
Powiązania:
https://bibliotekanauki.pl/articles/155729.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
detekcja twarzy
FPGA
SoC
face detection
Opis:
W artykule przedstawiono koncepcję i projekt mikrosystemu do detekcji twarzy w obrazach cyfrowych z użyciem układu programowalnego SoC z rodziny Zynq firmy Xilinx [1]. Algorytm detekcji twarzy polega na wyodrębnieniu podstawowych cech twarzy i określeniu ich położenia w obrazie. Przedstawiono wyniki implementacji programowej w środowisku MATLAB/PC oraz implementacji sprzętowej. Obie implementacje przebadano pod względem złożoności oraz szybkości działania. W realizacji sprzętowej uzyskano porównywalną szybkość detekcji/lokalizacji twarzy i ponad 10-krotnie krótszy czas wyodrębniania cech twarzy.
In this paper there is presented the design of an integrated microsystem for face detection in digital images, based on a new SoC Zynq from Xilinx [1]. Zynq is a new class of SoCs which combines an industry-standard ARM dual-core Cortex-A9 processing system with 28 nm programmable logic. This processor-centric architecture delivers a comprehensive platform that offers ASIC levels of performance and power consumption, the ease of programmability and the flexibility of a FPGA. The proposed algorithm for face detection operates on images having the resolution of 640x480 pixels and 24-bit color coding. It uses three-stage processing: normalization, face detection/location [2] and feature extraction. We implemented the algorithm in a twofold way: (1) using MATLAB/PC, and (2) hardware platform based on ZedBoard from Avnet [3] with Zynq XC7Z020 SoC. Both implementations were examined in terms of complexity and speed. The hardware implementation achieved a comparable speed of face detection/location but was over 10-times faster while extracting the features of faces in digital images. A significant speedup of feature extraction results from the parallelized architecture of a hardware accelerator for calculation of mouth and eyes locations. The proposed microsystem may be used in low-cost, mobile applications for detection of human faces in digital images. Since the system is equipped with the Linux kernel, it can be easily integrated with other mobile applications, including www services running on handheld terminals with the Android operating system.
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 8, 8; 809-811
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Implementacja algorytmu rozpoznawania twarzy z użyciem metody analizy głównych składowych w układzie SoC
A SoC-based implementation of the face recognition algorithm in digital images using principal component analysis
Autorzy:
Wujek, P.
Pełka, R.
Powiązania:
https://bibliotekanauki.pl/articles/155840.pdf
Data publikacji:
2014
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
rozpoznawanie twarzy
FPGA
SoC
face recognition
Opis:
W artykule przedstawiono koncepcję oraz realizację sprzętową mikrosystemu do rozpoznawania twarzy z użyciem metody PCA (Principal Component Analysis) [1-3]. Jako platforma sprzętowa użyty został układ programowalny SoC z rodziny Zynq firmy Xilinx [4]. Realizacja PCA polega na zbudowaniu bazy danych w oparciu o obrazy źródłowe a następnie dopasowaniu poszukiwanej twarzy w bazie danych. W artykule przedstawiono implementację programową w środowisku MATLAB/PC oraz implementację w układzie SoC. Obydwie implementacje przetestowano i przebadano pod względem złożoności oraz szybkości działania. Przedstawiono również ich zalety i wady.
This paper describes the design and implementation of the integrated microsystem for face recognition in digital images, based on a new SoC Zynq from Xilinx [4]. Zynq is a new class of SoCs which contains an industry-standard ARM dual-core Cortex-A9 processing system and 28 nm programmable logic. Face recognition is performed by the well known PCA algorithm (Principal Component Analysis) [1-2]. The proposed microsystem creates database from a number of source images and then identifies faces by PCA fitness. The algorithm was implemented in a twofold way: (1) using MATLAB/PC, and (2) hardware platform based on ZedBoard from Avnet with Zynq XC7Z020 SoC. Both versions of implementations were tested in terms of complexity and speed. It was proved that the hardware implementation worked properly and gave exactly the same results as a software algorithm running on the PC platform. Experimental tests of the PCA-based face recognition system were performed with the use of ORL database [6]. The hardware implementation is relatively slower but fast enough for most real applications of face detection systems in mobile, handheld terminals. Since the proposed microsystem is based on the embedded dual-core ARM Cortex A9 processor and uses Linux kernel it can be easily extended and connected to other digital devices using standard communication interfaces (including wireless channels).
Źródło:
Pomiary Automatyka Kontrola; 2014, R. 60, nr 7, 7; 423-425
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Interfejs IEEE 1451.4 dla czujnika drgań
IEEE 1451.4 interface for vibration sensor
Autorzy:
Szewczyk, P.
Wyżgolik, R.
Powiązania:
https://bibliotekanauki.pl/articles/157550.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
czujniki
interfejsy pomiarowe
kalibracja
sensors
interfaces
calibration
Opis:
W referacie przedstawiono opracowanie i wykonanie interfejsu plug and play dla czujników drgań. Czujniki skonstruowane zostały w celu zastosowania w pomiarach biomedycznych, np. dla stabilografii, pomiarów drżenia dłoni oraz badań robota kardiochirurgicznego i oparte są o akcelerometry monolityczne (głównie serii ADXL firmy Analog Devices oraz termiczne firmy MEMSIC). Interfejs umożliwia podłączenie kilku czujników drgań jednocześnie, ich automatyczną konfigurację z poziomu oprogramowania komputera osobistego i logowanie danych pomiarowych do pliku.
The design and realization of the plug-and-play interface for vibration transducers is presented in the paper. Transducers have been designed for biomedical applications, e.g. stabilography, limbs tremor examination and investigation of the cardio-surgery telemanipulator. Their performance has been optimized for both, low acceleration and low frequency measurements. The transducers are based on monolithic accelerometers of different manufacturers which have been soldered to printed circuit boards of similar size (approx. from 15´25 mm up to 18´35 mm depending on the monolithic accelerometer). A bonding of the monolithic accelerometers (and additional elements such as constant-voltage regulators, low-pass filters, sockets, etc.) with the circuit board as well as circuits that modify characteristics of the monolithic accelerometer are main reasons to perform the calibration of the transducers. Typically the transducer is connected directly to DAQ device or dedicated converter with RS232 interface to the PC, but the configuration of the transducer parameters must be carried out manually in the PC software. In this paper we propose the plug-and-play interface based on IEEE-1451.4 standard, which enables the automatic configuration thanks to the data stored in dedicated EEPROM - TEDS (Transduser Electronic DataSheet) or in a file as the Virtual TEDS.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 9, 9; 1096-1099
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Lokalna identyfikacja wartości impedancji zwarciowej węzła sieci wysokiego napięcia
Local identification of actual value of a power grid bus impedance
Autorzy:
Jędrychowski, R.
Kacejko, P.
Powiązania:
https://bibliotekanauki.pl/articles/157804.pdf
Data publikacji:
2005
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
identyfikacja wartości impedancji zwarciowej
węzeł sieci wysokiego napięcia
wysokie napięcie
actual value of a power grid
impedance
Opis:
Znajomość aktualnej wartości impedancji zwarciowej węzła sieci elektroenergetycznej oraz wartości pradów zwarciowych obliczanych na jej podstawie pozwala dostosować działanie urządzeń do aktualnych warunków pracy sieci. Prezentowana metoda wykorzystuje sygnały analogowe mierzone lokalnie do identyfikowania impedancji zwarciowej Zk w wybranym węźle sieci elektroenergetycznej; istota zastosowania sztucznych sieci neuronowych (ANN) polega na tym, że impedancja zwarciowa Zk łatwa do obliczenia jest wielkością trudną do określenia w sposób bezpośredni na podstawie pomiarów. W proponowanej metodzie zostaje ona ustalona przy wykorzystaniu "inteligencji" sieci neuronowej.
Adjustment of load to actual conditions of power grid operation requires a knowledge of an actual value of a power grid bus fault impedance of as well as of fault current values that can be calculated on that basis. The presented method uses locally measured analog signals to identify fault impedance Zk in a selected power gird bar. the essence of the ANN application consists in that the fault impedance Zk that is easy to calculate at the same time is difficult to determine in a direct way, on the basis of measurements. Within the proposed method it is the neural network "intelligence" that is used to determine the discussed quantity.
Źródło:
Pomiary Automatyka Kontrola; 2005, R. 51, nr 3, 3; 11-13
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Implementacja algorytmu szyfrującego Rijndael (AES) w układzie FPGA Virtex 4FX
Implementation of the ciphering algorithm Rijndael (AES) in Virtex 4FX FPGA device
Autorzy:
Dąbal, P.
Pełka, R.
Powiązania:
https://bibliotekanauki.pl/articles/151888.pdf
Data publikacji:
2009
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
szyfrowanie
algorytm Rijndael
FPGA
data encryption
Rijndael algorithm
Opis:
W artykule przedstawiono budowę, działanie i wyniki badań eksperymentalnych bloku IP-core, który może równolegle szyfrować/ deszyfrować dwa strumienie danych przy użyciu algorytmu Rijndael ze 128-bitowym kluczem, dostarczanych za pośrednictwem magistrali Processor Local Bus (PLB). Podany został kompletny opis systemu składającego się z procesora MicroBlaze oraz podłączonego do niego IP-core. Dokonano pomiarów szybkości przetwarzania w zależności od wybranego trybu pracy.
The paper presents design, principle of operation and experimental results of a dedicated IP-core developed for parallel data encryption/decription of two data streams provided by the Processor Local Bus (PLB). The encryption process is based on the standardized Rijndael algorithm with an 128-bit encryption key. The algorithm is performed by two cooperating with each other PicoBlaze processors, with extended internal RAM and shared 2kB ROM. An architecture of IP-core block is shown in Fig. 2. The extended RAM stores the generated sub-keys for consecutive rounds. Using the substitution tables stored in ROM it is possible to achieve a uniform speed of data encryption and decryption. There is also proposed a special operating mode that changes the encryption key when a single data stream is processed. The detailed description of the complete digital system consisting of the IP-core and MicroBlaze processor is given. The experimental results of data encryption throughput are also presented. The comparison with similar solutions reported by other authors is discussed.
Źródło:
Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 591-593
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Badania modelowe pneumatycznego manipulatora równoległego
Model research of pneumatic parallel manipulator
Autorzy:
Dindorf, R.
Łaski, P.
Powiązania:
https://bibliotekanauki.pl/articles/151983.pdf
Data publikacji:
2005
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
manipulator elektropneumatyczny
kinematyka równoległa
manipulator tripod
przesuwny manipulator równoległy
electro-pneumatic manipulator
parallel kinematics
tripod manipulator
translational parallel manipulator
Opis:
Do badań symulacyjnych zbudowano w programie SolidWorks model bryłowy pneumatycznego manipulatora równoległego typu tripod. Badania stymulacyjne ukierunkowane zostały na wyznaczenie przemieszczenia, predkości i przyspieszenia ruchomej platformy manipulatora równoległego ostrukturze 3-UPRR. Program CAD ma ograniczone możliwości zastosowania w modelowaniu kinematyki i dynamiki manipulatorów równoległych, dlatego dalsze badania symulacyjne przeprowadzono na modelu zastępczym po zastosowaniu biblioteki SimMechanics pakietu Matlab-Simulink.
For simulation purposes a solid model of pneumatic tripod parallel manipulator in SolidWorks was constructed. The aim of the simulation was to determine position, velocity and acceleration of the moving platform of a 3-UPRR translation parallel manipulator. Since the application of CAD in modeling kinematics and dynamics of parallel manipulators is restricted further simulation was carried out by means of SimMechanics library and Matlab-Simulink package. In SimMechanics library all the solid elements of the manipulator were described by substitute geometry by means of ellipsoids and assigned both masses and intertial tensors. The manipulator consists of three identical kinematic chains (pneumatic axes) connecting the base and the moving platform. The center point of the moving platform is a resultant of relocation of three pneumatic rodless cylinders independently controlled by servo-valves.
Źródło:
Pomiary Automatyka Kontrola; 2005, R. 51, nr 6, 6; 14-16
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Dwukołowy pojazd balansujący - budowa i sterowanie
Self-balancing two-wheeled vehicle - construction and control system
Autorzy:
Pipczyński, P.
Piotrowski, R.
Powiązania:
https://bibliotekanauki.pl/articles/152385.pdf
Data publikacji:
2014
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
pojazd elektryczny
hierarchiczny system sterowania
sterowanie
projektowanie
robot mobilny
robotyka
self balancing vehicle
hierarchical control system
control
designing
mobile robots
robotics
Opis:
Pojazdy elektryczne cieszą się coraz większym zainteresowaniem, jako nowa forma transportu. W artykule opisano kontynuację prac nad dwukołowym pojazdem balansującym, jako alternatywę dla rowerów elektrycznych. Jego cechy charakterystyczne to umiejsco-wienie napędów oraz sposób poruszania. Okazuje się, że jest to również złożony obiekt sterowania, dla którego zaprojektowano dwa układy regulacji: klasyczny z regulatorem PID i hierarchiczny z miękko przełączalnym regulatorem PID w warstwie nadrzędnej oraz regulacją kaskadową w warstwie bezpośrednio, sterującej silnikami napędowymi. Przeprowadzono badania testowe zaprojektowanego pojazdu.
Electric vehicles are becoming more popular as a new form of transportation. They are electric cars and smaller vehicles such as motorcycles or bicycles. This paper describes the continuation of the work on a two-wheeled self-balancing vehicle, as an alternative to electric bikes. The distinguishing features of the vehicle are the location of motors and a control system. The method of moving the vehicle is also unusual. To move forward or backward, one should lean in that direction. To change the course, one should use the steering wheel. With the increase in vehicle speed changing The sensitivity of the steering system changes with the increase in the vehicle speed . This allows for quick returning of the vehicle at the minimum turning radius and ease of driving at higher speeds. The vehicle structure is presented in Section 2 by discussing elements of mechanical, electronic and measuring equipment. In Section 3 there are presented two designed control systems: the classical control system with a PID controller and the hierarchical control system with a soft-switchable PID controller in the upper layer and a cascade control in the bottom control layer. The results obtained for the both control systems are given in Section 4. The last section provides a summary and directions for further research.
Źródło:
Pomiary Automatyka Kontrola; 2014, R. 60, nr 4, 4; 244-249
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Identyfikacja parametrów dynamicznych linii szybkich przeniesień oraz globalnych linii zegarowych w układach programowalnych Spartan-6
Identification of dynamic parameters of fast carry chains and global clock networks in Spartan 6 FPGA devices
Autorzy:
Kwiatkowski, P.
Szymanowski, R.
Szplet, R.
Powiązania:
https://bibliotekanauki.pl/articles/155755.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
układy programowalne
przetworniki czasowo-cyfrowe
linie przeniesień arytmetycznych
globalne linie zegarowe
programmable device
time-to-digital converters
carry chains
global clock networks
Opis:
W artykule przedstawiono analizę parametrów dynamicznych linii szybkich przeniesień arytmetycznych oraz globalnych linii zegarowych w układzie FPGA Spartan-6 firmy Xilinx. Określono opóźnienia sygnału zegarowego oraz impulsu propagującego się w liniach szybkich przeniesień w oparciu o model czasowy układu. Wyniki symulacji zweryfikowano eksperymentalnie. Ponadto, w artykule określono wpływ warunków otoczenia (temperatury i napięcia zasilania) na opóźnienia w układzie.
This paper presents the analysis of dynamic parameters of fast carry chains and global clock network in Spartan-6 (Xilinx) FPGA devices. The clock signal distribution and the carry chain structure are described in Section 2 (Fig. 1) and in Section 3 (Fig. 3) [1], respectively. Based on the Spartan 6 timing model [2], propagation delays in 32 time coding lines were examined. A relatively large clock skew was observed on the border of some clock regions (Fig. 2). The look ahead carry propagation was also identified. This helped to improve the resolution of coding lines [3] by eliminating death bins. Thanks to the timing model, two different types of coding lines were identified in two kind of SLICEs (Section 3, SLICEL in Fig. 4a and SLICEM in Fig. 4b). The simulation results were compared with the experimental ones obtained from the statistical code density test [4]. The 3-dimensional maps of bin widths (delays) were created to show actual differences between each of 32 coding lines (Fig. 5). The influence of temperature (Fig. 6) and power supply (Fig. 7) on delays in FPGA were also tested based on the behavior of the time coding lines resolution (Section 4). The similar clock network distribution and carry chain structures are also used in the newest FPGAs from Xilinx (Artix, Kintex, Virtex-7). The presented results can be applied to a broad class of programmable devices.
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 8, 8; 757-759
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Integracja czujników inercyjnych z konstrukcją robota humanoidalnego cz. I
Integration of inertial sensors with humanoid robots body. Part I
Autorzy:
Kosiński, P.
Świątek-Brzeziński, P.
Osypiuk, R.
Powiązania:
https://bibliotekanauki.pl/articles/155882.pdf
Data publikacji:
2012
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
robot humanoidalny
fuzja sensorów
zmysł równowagi
humanoid robot
sensor fusion
sense of balance
Opis:
W niniejszym artykule przedstawiono założenia projektowe oraz budowę systemu sterowania ruchem dla robota humanoidalnego Futaba RBT-1. Zaprezentowano wykonany sterownik oparty o mikrokontroler z rdzeniem ARM7, wyposażony w interfejs komunikacji do sterowania serwonapędami cyfrowymi, moduły radiowej wymiany danych oraz zestaw czujników inercyjnych. Ponadto zwrócono uwagę na interesującą metodę wyznaczania wychylenia poruszającego się obiektu względem Ziemi.
This paper presents a part of the control system of the humanoid robot Futaba RBT-1. The hardware consists of a microprocessor based controller equipped with a communication interface for digital servos in robot legs. The main parts of the controller are: an ARM microcontroller, a wireless communication module TLX2401 and a Bluetooth. There was chosen an advanced sensor ADIS16362 iSensorŽ which is a complete inertial system that includes a triaxis gyroscope, a triaxis accelerometer and a programmable digital low-pass filter. The robot control system is shown in Fig. 1. In Section 4 the Inertial Navigation System (INS) is described. It uses the data obtained from the accelerometer and gyroscope to calculate the inclination of the robot body in respect to the gravity direction. It is based on "Efficient Orientation Filter" (developed by Dr. Sebastian Madgwick [1]) which despite being computationally efficient gives very good results. Small computational demands allow it to run on a microcontroller with the ARM7 core in real-time which would be difficult with e.g. Extended Kalman Filter. The main control application (described in the second part of this paper) runs on a PC computer. The robot controller radio-communicates with the PC through ISM 2.4GHz radio modules. Furthermore, the controller has a Bluetooth module which enables it to send measurement data for convinient visualisation in the Matlab/Simulink enviroment.
Źródło:
Pomiary Automatyka Kontrola; 2012, R. 58, nr 12, 12; 1091-1094
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Badanie układu regulacji temperatury powietrza ogrzewanego w próżniowym kolektorze słonecznym
The study of a temperature control system for the air heated in a vacuum solar collector
Autorzy:
Śmierzchalski, R.
Mikulski, P.
Powiązania:
https://bibliotekanauki.pl/articles/151132.pdf
Data publikacji:
2014
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
kolektor słoneczny powietrzny
metody regulacji temperatury
badanie układu sterowania
solar collector for heating air
air mixing
methods of control output temperature
controllers
Opis:
W pracy przedstawiono badanie układu regulacji temperatury powietrza na zmodernizowanym stanowisku badawczym kolektora słonecznego. Zaprezentowano metody regulacji temperatury wyjściowej kolektora oraz wyniki z przeprowadzonych pomiarów. Na ich podstawie stwierdzono, że najbardziej efektywną metodą regulacji temperatury wyjściowej jest mieszanie powietrza z wykorzystaniem regulatora proporcjonalno-całkującego (PI).
The paper describes the study of a control system of a solar collector in the modernized station. The technical parameters and details of this innovative solution of collectors as well as the test results are presented in [1]. The basis of the solution is to use a novel method of mixing air to the control output temperature. The medium (air) heated by the collector at the output is mixed with the ambient air passing into the fan. The output temperature varies depending on the rotational speeds of the fans. The first section of the paper concerns the possibility of replacing fossil fuels with renewable energy development. It presents some aspects of the use of solar collectors for heating the air in the construction market in Poland. The second section contains the description of the modernized station for testing the control system of the solar collector (Fig.2). In the third section there is the block diagram of the control system of the solar collector (Fig.3) with its description. The fourth section contains the results of studies of the control system of the solar collector. There are presented the graphs of the output and setpoint temperature for heating and cooling processes, with one and two fans (air mixing). For each controller there is determined the setpoint by the method of manual tuning (engineering). On the basis of the studies it was found that the most effective method of output temperature control was the method of air mixing with a PI controller. For the air heating process the operation of one fan at the maximum speed is sufficient.
Źródło:
Pomiary Automatyka Kontrola; 2014, R. 60, nr 8, 8; 560-563
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Specjalizowane wielokanałowe układy scalone dla potrzeb odczytu danych z matryc mikroczujników
Application specific integrated circuits for readout of microsensors arrays
Autorzy:
Szczygieł, R.
Gryboś, P.
Powiązania:
https://bibliotekanauki.pl/articles/151154.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
wielokanałowy układ ASIC
szumy
efekty niedopasowania
multichannel ASIC
noise
matching
Opis:
W eksperymentach fizycznych, medycznych, biologicznych, badaniach materiałowych coraz częściej zastosowanie znajdują różnego rodzaju matryce mikroczujników, składające się z setek, a nawet tysięcy elementów detekcyjnych. Efektywna obsługa matryc mikroczujników wymaga, aby każdy z elementów detekcyjnych posiadał swój niezależny tor elektroniki odczytu zapewniający kondycjonowanie sygnału analogowego, jego zamianę na postać cyfrową oraz kompresję zebranych danych. Tego typu rozwiązania są możliwe w technologii VLSI, gdzie elektronika odczytu do w/w matryc mikroczujników jest projektowana i wykonywana w formie wielokanałowych specjalizowanych układów scalonych (ASIC). Jednak na wielokanałowe układy ASIC narzucane są szczególne wymagania dotyczące rozmiarów, pobieranej mocy, minimalizacji szumów oraz jednorodności parametrów poszczególnych kanałów. Ponadto w systemach wielokanałowych istotna staje się szybkość przetwarzania danych i ich dalsza transmisja do systemów nadrzędnych. Artykuł omawia wybrane istotne aspekty projektowania wielokanałowych układów scalonych oraz stosowane rozwiązania dotyczące gromadzenia danych, kompresji i ich sposobów przesyłania do systemów nadrzędnych, które uzależnione są od konkretnej aplikacji.
Nowadays arrays of microsensors are often used in experimental sciences like physics, biology, material science or medical imaging. Effective use of these arrays requires multichannel electronic readout systems. The readout electronics is often made as ASIC (Application Specific Integrated Circuits) which is responsible for analog and digital signal processing. Because of multichannel architecture of the integrated circuit dedicated to the readout of microsensor arrays, there are several important constrains which must be fulfilled during the design process like area and power limitation per single channel, noise minimization and uniformity of analog parameters for all channel. Additionally the digital blocks in a such ASIC obtain a lot of data, which must be compressed, stored and transmitted to data acquisition system. The paper describes important design aspects of multichannel circuit and methods used for data compression.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 9 bis, 9 bis; 727-730
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wybrane algorytmy wygładzania w aplikacjach nawigacyjnych
Selected smoothing algorithms in navigation applications
Autorzy:
Gil, R.
Kaniewski, P.
Powiązania:
https://bibliotekanauki.pl/articles/152374.pdf
Data publikacji:
2014
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
nawigacja
ocena stanu
wygładzanie
filtracja Kalmana
navigation
state estimation
smoothing
Kalman filtering
Opis:
W artykule przedstawiono wyniki badań algorytmów wygładzania w układzie liniowym dyskretnym. Przeprowadzone badania pozwoliły na wyznaczenie błędów średniokwadratowych (RMS) położenia dla systemu z filtrem Kalmana oraz optymalnym estymatorem wygładzającym. Zaprezentowano jakościową poprawę, redukcję błędu RMS, oceny stanu układu wynikającą z zastosowania wygładzania. Przeprowadzone badania potwierdziły wartość użytkową algorytmów wygładzania.
The paper presents the results of testing smoothing algorithms for a linear discrete system. Three types of smoothing algorithms are analyzed in the paper: fixed-interval smoothing, fixed-point smoothing, fixed-lag smoothing. The performance of the above smoothing algorithms was experimentally tested for a selected system model. There was assumed the dynamics model called in the literature as PVA (Position-Velocity-Acceleration). It describes the rate of change in the position, velocity and acceleration of the object in time. The research allowed determining the root mean square errors (RMS) of the position for a system with Kalman filter and the optimal smoothing estimator. It was shown that the use of smoothing improved the estimation of the state of the system significantly. The quality improvement, that is the decrease in the RMS errors of the system state estimates as a result of using smoothing algorithms, is presented in the paper. The investigations performed proved the usefulness of smoothing algorithms. The obtained results allowed determining the level of improvement in the state estimation when using the optimal smoothing estimators. Moreover, there was shown the improvement in the estimation accuracy with the increase in the time interval between the instants of state estimation and measurement.
Źródło:
Pomiary Automatyka Kontrola; 2014, R. 60, nr 9, 9; 726-728
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Efektywnie symulowalne układy quditowe
Effectively simulable qudit circuits
Autorzy:
Gielerak, R.
Ratajczak, P.
Powiązania:
https://bibliotekanauki.pl/articles/152606.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
obwody kwantowe
qudity
algorytm CHP
quantum circuits
qudits
CHP algorithm
Opis:
Przedstawiono wyniki symulacji losowych obliczeń kwantowych zrealizowanych za pomocą obwodów unitarnych klasy CHP dla obwodów quditowych. Potwierdzone teoretyczne oszacowania dotyczące złożoności obliczeniowej symulacji tego typu układów kwantowych. Symulacje przeprowadzono poprzez implementacje w języku C algorytmu Aaronsona-Gottesmana .
Simulations of random quantum calculations schemes realized within the class of CHP circuits are being performed and the results of them are being presented. In particular the theoretical estimations of computational complexity of the systems analyzed are being confirmed. The C language version of the Aaronson-Gottesman algorithm has been used for the analyzed simulation process.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 5, 5; 51-53
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-15 z 67

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies