Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "Czarnecki, S." wg kryterium: Autor


Wyświetlanie 1-2 z 2
Tytuł:
Robocza, odbita i szkodliwa moc czynna
Working, reflected and detrimental active power
Autorzy:
Czarnecki, L. S.
Powiązania:
https://bibliotekanauki.pl/articles/153084.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
rozliczenia energetyczne
jakość energii
harmoniczne
asymetria
odbiorniki
energy accounts
power quality
harmonics
asymmetr
asymmetry
unbalanced loads
Opis:
Moc czynna odbiorników generujących harmoniczne prądu bądź zasilanych napięciem odkształconym lub niesymetrycznym nie jest synonimem mocy użytecznej. Ma ona składniki zarówno użyteczne jak i szkodliwe. Rozliczenia energetyczne uwzględniające użyteczność i szkodliwość składników mocy czynnej mogą tworzyć motywacje ekonomiczne dla poprawy jakości zasilania i jakości użytkowania energii elektrycznej.
The active power of harmonics generating loads or loads supplied with asymmetrical or distorted voltage is not a synonym to the useful power. It has both useful and detrimental components. Energy accounts that recognize the usefulness and harmfulness of these components could create economical incentives for both the supply quality and the loading quality improvement.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 11, 11; 1256-1258
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Kosynteza systemów dynamicznie rekonfigurowalnych reprezentowanych przez warunkowe grafy zadań
Co-synthesis of dynamically reconfigurable SOPC systems described by conditional task graphs
Autorzy:
Czarnecki, R.
Deniziak, S.
Powiązania:
https://bibliotekanauki.pl/articles/156196.pdf
Data publikacji:
2008
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
kosynteza
dynamiczna rekonfiguracja
FPGA
warunkowy graf zadań
co-synthesis
dynamic reconfiguration
conditional task graph
Opis:
W pracy zaprezentowany jest rafinacyjny algorytm kosyntezy wieloprocesorowych, dynamicznie rekonfigurowalnych systemów wbudowanych. Jest to pierwszy algorytm wykorzystujący informacje o zadaniach wzajemnie się wykluczających (ZWW) do optymalizacji systemów dynamicznie rekonfigurowalnych. Specyfikacja takich zadań jest możliwa przy pomocy warunkowych grafów zadań. Wykorzystując dynamiczną rekonfigurację systemu możliwe jest przyporządkowanie zadań ZWW do tych samych zasobów sprzętowych. W ten sposób można zmniejszyć powierzchnię, a w wolnej przestrzeni alokować inne zadania sprzętowe, co również może prowadzić do zwiększenia szybkości systemu.
In this work a co-synthesis method, which allows for optimization of dynamically reconfigurable multiprocessor SOPC system architecture, is presented. To our best knowledge, this is the first algorithm that takes into consideration mutually exclusive tasks in optimization of dynamically reconfigurable systems. Such tasks are presented using conditional task graphs. Partially reconfigurable FPGAs let reuse of the same hardware resources for mutually exclusive tasks. In this way the area occupied by embedded system can be decreased and free space can be used for other hardware tasks. It can also increase SOPC's performance.
Źródło:
Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 460-463
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-2 z 2

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies