Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "Wisniewski, W." wg kryterium: Wszystkie pola

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-7 z 7
    Tytuł:
    Wielomianowy algorytm wyznaczania hipergrafu współbieżności w sieciach Petriego swobodnego wyboru
    A polynomial algorithm to compute the concurrency hypergraph in Petri nets
    Autorzy:
    Wiśniewski, R.
    Wiśniewska, M.
    Adamski, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/156447.pdf
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    sieć Petriego
    hipergraf współbieżności
    dekompozycja
    Petri net
    concurrency hypergraph
    decomposition
    Opis:
    W referacie zaproponowano metodę umożliwiającą określenie strukturalnej relacji współbieżności w sieciach Petriego swobodnego wyboru (Free Choice). Algorytm znajduje miejsca wzajemnie współbieżne na podstawie struktury sieci oraz miejsc oznaczonych markerem startowym. W odróżnieniu od istniejących algorytmów, proponowana metoda znajduje wszystkie miejsca wzajemnie współbieżne, wyznaczając hipergraf współbieżności. Przeprowadzone badania eksperymentalne potwierdzają bardzo wysoką skuteczność proponowanej metody.
    In the paper a new algorithm of concurrency hypergraph computation is presented. The main aim of the proposed method is computation of a concurrency hypergraph in the polynomial time. The algorithm input is specified by the Petri net that belongs to the Free Choice subclass. Based on the net structure, the method outputs the concurrency relations between all places in the net. Particular relations are stored by the concurrency hypergraph instead of the concurrency graph, which is currently practiced. The hypergraph permits to store information about relations between all places in the net. In case of the concurrency graph it is limited to relations between pairs of places. Therefore, application of the concurrency hypergraph seems to be more intuitive and natural. The algorithm bases on the traditional solutions, however particular concurrency relation may contain more than two places which is not possible in currently known methods. The proposed solution is especially valuable in combination with the method presented in [1, 2] and permits to find the subsequent SM-Components in the polynomial time. The algorithm was experimentally verified. The method was compared with the traditional solution, where all maximal cliques in the concurrency graph were computed. The obtained results proved very high effectiveness of the proposed algorithm, which was always better than methods based on the graph theory. We have also noticed that the effectiveness increases drastically with the number of places and transitions in the Petri net.
    Źródło:
    Pomiary Automatyka Kontrola; 2012, R. 58, nr 7, 7; 650-652
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Zastosowanie hipergrafów w procesie selekcji implikantów prostych
    Application of hypergraphs to the prime implicant selection process
    Autorzy:
    Wiśniewski, R.
    Stefanowicz, Ł.
    Powiązania:
    https://bibliotekanauki.pl/articles/155992.pdf
    Data publikacji:
    2013
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    minimalizacja funkcji logicznych
    selekcja implikantów prostych
    hipergraf
    transwersala dokładna
    minimization of Boolean functions
    selection of prime implicants
    hypergraph
    exact transversal
    Opis:
    W referacie przedstawiona została nowa koncepcja selekcji implikantów prostych w procesie dwupoziomowej minimalizacji funkcji logicznych. Aktualnie znane metody selekcji bazują na połączeniu metod dokładnych z przybliżonymi. W artykule zaproponowana została nowatorska metoda selekcji, która w całości opiera się na algorytmach dokładnych, poprzez zastosowanie teorii hipergrafów. Najbardziej istotną zaletą proponowanego rozwiązania jest wielomianowa złożoność obliczeniowa całej operacji selekcji, która w przypadku ogólnym ma złożoność wykładniczą.
    : In the paper a new idea for the selection of prime implicants is proposed. The method is based on the two-level minimization process of the Boolean functions, according to the Quine-McCluskey approach. Initially, the set of prime implicants for the logic function ought to be calculated. Next, the selection process is applied to achieve the minimal formula. Such an operation is a typical covering problem and in general case it has exponential computational complexity. In the paper we propose a new prime implicants selection method. An idea is based on the hypergraph theory. The prime implicants table is formed as a selection hypergraph. If the selection hypergraph belongs to the Exact Transversal Hypergraph class (xt-class), the solution may be obtained in a polynomial time, which is not possible in a general case. The proposed method is illustrated by an example. All necessary steps are shown in order to apply the proposed selection algorithm to minimize an exemplary Boolean function.
    Źródło:
    Pomiary Automatyka Kontrola; 2013, R. 59, nr 11, 11; 1195-1197
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Zastosowanie układów reprogramowalnych FPGA w projekcie "Inteligentny Dom"
    Application of reprogrammable devices FPGA based on Smart Home project
    Autorzy:
    Stefanowicz, Ł.
    Wiśniewski, R.
    Węgrzyn, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/156687.pdf
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    FPGA
    układy reprogramowalne
    inteligentny dom
    Android
    Windows Mobile
    sterowanie zdalne
    system sterowania
    reprogrammable devices
    intelligent house
    remote control
    control system
    Opis:
    W artykule zaprezentowano zastosowanie układów reprogramowalnych FPGA do zdalnego sterowania elementami wyposażenia domu. Wykorzystano rozwiązania zdalne w oparciu o najnowsze technologie: Android, Windows Mobile. W referacie przedstawiono architekturę zaproponowanego systemu, możliwości oraz podstawowe funkcjonalności, a także porównano z innymi systemami tego typu. Opisywany system został zaprezentowany podczas masowych imprez popularyzujących najnowsze rozwiązania techniczne (Międzynarodowy Piknik Naukowy, Festiwale Nauki, itp.).
    The paper presents application of reprogrammable devices (FPGAs) in a Smart House project. The aim of the proposed system was to create an "intelligent" platform that permitted to control various elements of a Smart Building; like home appliances, temperature control, lightning, window and door operations, etc. The management of the whole system can be performed remotely via the Internet, a local area network or Mobile (GSM). An FPGA device is the most important part of the presented solution. It is the "heart" of a system and its role is to execute proper commands in order to control the devices and elements of the Smart House (Smart Building). The system can be managed via mobile devices (mobile computers, phones, tablets) that are based on various operating systems (Android, Windows Mobile, Symbian). The communication between the FPGA and mobile devices is encrypted. To achieve better encryption performance, the modified digital signature algorithm was implemented. The proposed system was compared with existing solutions. The main concept of the presented system was not to replace other Smart House projects but to co-operate with them. It is one of the further tasks that can be performed to extend the system performance. The preliminary results of experiments are given. The described system was introduced during mass events popularizing the latest technology (International Scientific Picnic in Warsaw in 2011; Festival of Science, Zielona Gora 2010, 2011, etc.).
    Źródło:
    Pomiary Automatyka Kontrola; 2012, R. 58, nr 7, 7; 614-616
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Zastosowanie transwersali hipergrafów w minimalizacji pojemności pamięci systemów dyskretnych
    Application of hypergraph transversals to memory size minimisation
    Autorzy:
    Wiśniewska, M.
    Wiśniewski, R.
    Adamski, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/154751.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    hipergraf
    transwersala (pokrycie wierzchołkowe hipergrafu)
    klasa kompatybilności
    mikrooperacja
    mikroinstrukcja
    minimalizacja pojemności pamięci
    hypergraph
    hypergraph transversal
    compatibility class
    microoperation
    microinstruction
    memory size minimization
    Opis:
    Algorytm redukcji pojemności pamięci systemów dyskretnych bazuje na wyznaczeniu i selekcji klas kompatybilności poszczególnych mikrooperacji. Proces selekcji klas kompatybilności jest zaliczany do problemów z klasy NP-trudnych. W artykule zaprezentowano metodę selekcji klas kompatybilności opierającą się o wyznaczenie transwersali hipergrafów. Proponowane rozwiązanie zostało gruntownie przeanalizowane oraz porównane z metodami tradycyjnymi, bazującymi na przekształceniach macierzowych.
    The problem of memory size minimisation is a very important part of the design process of a discrete system. Very often the volume of the prototyped memory exceeds the size of memory blocks offered by programmable devices (like FPGAs or CPLDs). One of the most popular solution to this problem is memory size minimisation. The reduction of the memory is achieved thanks to selection of the compatibility classes of the microoperations. Such a problem is NP-hard, therefore many various algorithms have been developed. Most of them are based on the graph and matrix theories. In the paper there is proposed a method for memory size reduction in which the hypergraph theory is applied. A hypergraph permits to store and reduce information about the compatibility classes in comparison with the traditional graphs. The memory size minimisation is reached thanks to the computation of its transversal (vertices cover). Any known transversal algorithm can be used in order to calculate the selection of compatibility classes. Four different covering methods of hypergraphs are presented and compared. All steps that are required in order to perform the microinstruction length reduction of discrete systems are shown. The proposed method is compared with the traditional solution. Finally, the detailed results of experiments are presented and discussed.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 777-779
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Projektowanie sterowników mikroprogramowanych z wykorzystaniem bloków pamięci układów programowalnych
    Design of microprogrammed controllers with dedicated memory blocks
    Autorzy:
    Wiśniewski, R.
    Barkalov, A. A.
    Halang, W. A.
    Powiązania:
    https://bibliotekanauki.pl/articles/151796.pdf
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    sterownik mikroprogramowany (mikroprogramowany układ sterujący)
    programowalny układ FPGA
    Microprogrammed Controller (Compositional Microprogram Control Unit)
    field programmable gate array (FPGA)
    Opis:
    W artykule zaprezentowana zostanie nowa metoda projektowania sterowników mikroprogramowanych. W proponowanym rozwiązaniu zarówno moduł pamięci, jak i część adresująca sterownika realizowane są z wykorzystaniem dedykowanych bloków pamięci układów programowalnych. Dzięki temu układ sterujący może zostać w łatwy sposób zweryfikowany pod kątem bezpieczeństwa. Ponadto zredukowana zostaje liczba wykorzystanych elementów logicznych, które są niezbędne do implementacji układu sterującego w matrycach programowalnych. Trzecią istotną korzyścią proponowanej metody jest możliwość zastosowania częściowej rekonfiguracji zarówno części zarządzającej jak i modułu pamięci sterownika. Idea metody zostanie zilustrowana przykładem. Pokazane zostaną wszystkie kroki, które są niezbędne do realizacji układu z wykorzystaniem proponowanej metody.
    A compositional microprogram control unit (also called a microprogrammed controller) is a multi-level device whose control unit consists of two main units. The first one is responsible for addressing microinstructions that are kept in a control memory. It is a simple finite-state machine. The role of the second unit is to hold and generate adequate microinstructions. Such a solution permits to minimize the number of logic elements required to implement the control unit. Therefore, wider areas of the target device can be accessed by other modules of the designed system. The control memory can be implemented using either logic elements or dedicated memory blocks of a chip. In this paper a new design method of microprogrammed controllers is proposed. Its idea is to implement the addressing part of microprogrammed controllers with memories. This kind of solutions has three main advantages. First of all, such designs can easily be verified thanks to the regular structure of memories, which fosters the inherent safety of entire control units. Moreover, in such a case the design is implemented with a System-on-Programmable-Chip (SoPC), the additional resources available there in form of programmable devices may be used. It is possible to implement the addressing part of a control unit with dedicated memory blocks of an SoPC, which results in a reduction of logic elements (especially look-up tables) required. Finally, the concept allows application of partial reconfiguration of an SoPC. Thus, the functionality of the whole controller can be easily and quickly modified. The proposed method is illustrated by an example. All steps required in order to design and prototype microprogrammed controllers based on the presented concept are shown in detail.
    Źródło:
    Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 569-571
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Optymalizacja toru odbiorczego sygnału swobodnej precesji protonów w ziemskim polu magnetycznym
    Optimization of receiving line of proton free precession signal in Earth`s magnetic field
    Autorzy:
    Wiśniewski, B.
    Szecówka-Wiśniewska, B.
    Ostrowski, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/157418.pdf
    Data publikacji:
    2007
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    swobodna precesja protonów w ziemskim polu magnetycznym
    odbiór małych sygnałów
    proton free precession in Earth`s magnetic field
    receiving of low signals
    Opis:
    W artykule przedstawiono specyfikę odbioru mikrowoltowego sygnału swobodnej precesji i charakterystykę zakłóceń. Pokazano sposoby maksymalizacji sygnału z cewek polaryzująco-odbiorczych. Zaproponowano dopasowaną strukturę toru odbiorczego oraz algorytmy obniżające tło zakłóceń. Zaprezentowano uzyskane rezultaty pomiarowe.
    Problems of receiving microvolt signals of proton free precession in Earth`s magnetic field are discussed. Methods of maximalization of signals from polarizing and receiving coils are shown. Adjusted structure of receiving line and noise reducing algorithms are proposed. Obtained measurement results are presented.
    Źródło:
    Pomiary Automatyka Kontrola; 2007, R. 53, nr 9 bis, 9 bis; 112-114
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Układy wzbudzające dla stanowiska pomiarowego sygnału swobodnej precesji protonów w ziemskim polu magnetycznym
    Excitation circuits for measurement stand of free protons precession in Earth magnetic field
    Autorzy:
    Wiśniewski, B.
    Szecówka- Wiśniewska, B.
    Adamus, P.
    Wójcik, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/152655.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    sygnał precesji protonów w polu Ziemi
    stabilizator prądu obciążony indukcyjnie
    free protons precession
    Earth's magnetic field
    current regulator with coil load
    Opis:
    Stanowisko pomiarowe wykorzystuje sygnał swobodnej precesji (SSP) od protonów, w ziemskim polu magnetycznym, a przeznaczone jest do badań porowatości i współczynnika cieczy swobodnej próbek ciał stałych. Wybrano optymalną metodę redukcji pola polaryzującego w celu efektywnego wzbudzenia SSP, a jego powtarzalność zapewniają układy stabilizacji sterowane cyfrowo. Są one konieczne do cyfrowego uśredniania SSP. Przedstawiono prawdopodobne przyczyny ograniczające ilość powtarzalnych sekwencji pomiarowych.
    Measurement stand, which is devoted to research of porosity and free liquid factor in samples of solid state, takes advantage of free induction decay of protons in the earth magnetic field. In order to achieve the excitation of the signal, it is essential, to submit the sample to the high constant field and next the adequate fast reduction of the field to zero value. The conditions, which guarantee the stable excitation of free induction decay for the single measurement and for the measurement sequence, were researched (Fig.1). The comparison of decay shape and of essential polarization current steepness for the same absolute maximum voltage of switching transistors was done [1]. Practical solutions for the optimal method of reduction with reference to the nowadays technical opportunities were shown (Tab.1). In order to achieve the same repeatability of excitation signal, systems of reduction the polarization current (field) were completed with the stability circuits (Fig.5). The operation of stability circuits must be controlled by the superior dedicated microprocessor system (M68030). Digital system assures of given current level. Repeatability of value, duration and shape of polarization field decay determines ability of digital averaging free induction decay. Basing on measurement results, reasons of constrains of repeatable sequences were shown (Fig.6).
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 8, 8; 907-910
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-7 z 7

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies