Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "A* algorithm" wg kryterium: Wszystkie pola

  Lista filtrów
Wyrównaj
Wyświetlanie 1-15 z 146
Tytuł:
Hybrydowy algorytm samolokalizacji
A hybrid algorithm for self location
Autorzy:
Dimitrova-Grekow, T.
Powiązania:
https://bibliotekanauki.pl/articles/156755.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
roboty mobilne
nawigacja
lokalizacja
metryczno-topologiczne strategie
roboty edukacyjne
Mindstorms NXT
mobile robotics
navigation
location
topological-metric strategies
educational robots
Opis:
Niniejszy artykuł prezentuje podejście hybrydowe do samolokalizacji w oparciu o zintegrowany system zbierania danych. Obie funkcje topologiczna i metryczna zostały zrealizowane z użyciem dalmierza ultradźwiękowego. Do przetestowania poprawności działania opracowanej metody wykorzystano robot Lego Mindstorms NXT. Zaprezentowane rozwiązanie przyśpiesza pracę pojazdu, skracając czas rozpoznawania napotkanych obiektów orientacyjnych. Minimalizowany jest błąd odometryczny. Bardzo istotnym elementem pracy jest identyfikacja obiektów, ich orientacji i budowanie modelu mapy o względnym stopniu zaufania. Przeprowadzone badania wykazały wysoką dokładność zaprezentowanej metody samolokalizacji.
Application of two independent systems is a classical approach when realizing topological-metric localization algorithms [1, 2, 3]. In this issue a hybrid localization method with an integrated data collecting is proposed. Both functions, topological and metric, are based on a sonar. Multi-reflections are one of the biggest problems by the sonar systems [7, 8]. However, there are many examples of using sonars in the Simultaneous Localization and Mapping (SLAM) [4, 9]. The presented method (Section 2) consists of four phases: 1) data collec-tion and filtering (Figs. 1 and 2), 2) object classification (Fig. 3), 3) building map with a confidence coefficient (Fig. 4), 4) local and global map (Fig. 5) comparison and end decision. Many authors use a grid map for the topological localization [5, 6]. Here a model matching attempt is performed. The concept of the confidence coefficient map is very important in this work. Section 3 describes an experiment whose workspace is shown in Fig. 6. The results (Section 4) are presented in Table 1: 77% of the tests were successful , 14% gave fault results, while in 9% – no solution was found. In spite of the restrictions of the used robot, the project seems very perspective.
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 11, 11; 1163-1166
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
A computation algorithm for Strassens matrix multiplication
Algorytm obliczania iloczynu macierzowego Strassena
Autorzy:
Tariov, A.
Gliszczyński, M.
Powiązania:
https://bibliotekanauki.pl/articles/154595.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
iloczyn macierzowy Strassena
szybkie algorytmy
Strassen's matrix multiplication
fast algorithms
Opis:
In the work the vectorized algorithm for Strassen's matrix product calculating is presented. Unlike the proposed in other works "some recommendations" relating to the Strassen's matrix multiplication implementation, we offer specific computational procedures that allow correctly describe the entire sequence of transformations needed to obtain the final result. The proposed algorithm can be successfully applied to accelerate calculations in the FPGA-based platforms.
W pracy został przedstawiony wektoryzowany algorytm wyznaczenia iloczynu macierzowego Strassena. W odróżnieniu od poruszanych w innych publikacjach wybranych uwag dotyczących realizacji metody Strassena w niniejszej pracy zaproponowane są konkretne procedury, opisujące cały proces obliczeniowy i pozwalające na podstawie wykonania skończonej liczby etapów przetwarzania danych wejściowych otrzymać wynik końcowy. Została roztrząśnięta synteza proponowanego algorytmu oraz pokazana postać stosownego grafu przepływowego dla przykładu mnożenia macierzy drugiego rzędu. Zaproponowany algorytm może być sukcesywnie zastosowany do przyspieszonej realizacji obliczeń w platformach FPGA oraz zaimplementowany w wybranym środowisku sprzętowym. Niewątpliwym atutem odróżniającym przedstawione rozwiązanie od tradycyjnego algorytmu jest również brak rekurencji obliczeń, co daje dodatkowy zysk przy zrównolegleniu procesu wyznaczenia iloczynu.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 691-693
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Algorytm selekcji wykorzystujący teorię hipergrafów
A selection algorithm based on the hypergraph theory
Autorzy:
Stefanowicz, Ł.
Wiśniewski, R.
Adamski, M.
Powiązania:
https://bibliotekanauki.pl/articles/152957.pdf
Data publikacji:
2014
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
selekcja
podsieci automatowe
implikanty proste
hipergraf
hipergraf transwersal dokładnych
transwersala
transwersala dokładna
selection
State Machine Components
SMCs
prime implicants
hypergraph
transversal
exact transversal
Opis:
Artykuł porusza kwestię selekcji określonych elementów zbioru z wykorzystaniem teorii hipergrafów. Przedstawiona została idea wspólnego algorytmu selekcji, w przypadku takich problemów, jak selekcja podsieci automatowych w dekompozycji sieci Petriego, a także selekcja implikantów prostych w procesie miminalizacji funkcji logicznych. Jako bazowy algorytm, wykorzystano metodę transwersal dokładnych, jednocześnie usprawniając ją o alternatywną scieżkę w przypadku, kiedy dany hipergraf selekcji nie należy do klasy hipergrafu transwersal dokładnych. Jak pokazują badania, metoda może być dobrą alternatywą obok wykorzystywanych metod tradycyjnych.
The paper deals with the selection problem based on the hypergraph theory. There is presented an idea of a common selection algorithm for selection of State Machine Components and Prime Implicants. The exact transversal method was used as a baseline algorithm. It was improved by supporting it with an optional path when a given selection hypergraph did not belong to the xt-class (class of the exact transversal hypergraph). In this case, the exact transversal was searched. When it was unsuccessful, the regular transversal was searched. The studies prove that the method allows obtaining the exact solution when the selection hypergraph does not belong to the xt-class, but has an exact transversal. The presented results show that a hypergraph which does not belong to the xt-class may have an exact transversal enabling obtaining a solution which would be as good as the one obtained with the backtracking method. The exact solution was also obtained with the use of an ordinary transversal, which de facto indicated that the regular transversals allowed, in certain cases, obtaining the exact solution. It seems to confirm the aptly determined class of solutions of the proposed improvements. In some cases, the solution contained one extra subnet, but in one tested case, the solution turned out to be much worse than the exact one.
Źródło:
Pomiary Automatyka Kontrola; 2014, R. 60, nr 7, 7; 516-518
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
A rationalized algorithm for complex-valued inner product calculation
Zracjonalizowany algorytm wyznaczania zespolonego iloczynu skalarnego
Autorzy:
Cariow, A.
Cariowa, G.
Powiązania:
https://bibliotekanauki.pl/articles/156555.pdf
Data publikacji:
2012
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
zespolony iloczyn skalarny
redukcja złożoności obliczeniowej
complex-valued inner product
arithmetic complexity reduction
Opis:
This paper presents a rationalized algorithm for calculating a complex-valued inner product. The main idea of algorithm synthesis uses the well-known opportunity to calculate the product of two complex numbers with three multiplications and five additions of real numbers. Thus, the proposed algorithmic solution reduces the number of real multiplications and additions compared to the schoolbook implementation, and takes advantage of parallelization of calculation offered by field-programmable gate arrays (FPGAs).
W artykule został przedstawiony równoległy algorytm wyznaczania iloczynu skalarnego dwóch wektorów, których elementami są liczbami zespolonymi. Proponowany algorytm wyróżnia się w stosunku do całkowicie równoległej implementacji metody naiwnej zredukowaną złożonością multiplikatywną. Jeśli metoda naiwna wymaga wykonania 4N mnożeń (układów mnożących podczas implementacji sprzętowej) oraz 2(2N-1) dodawań (sumatorów) liczb rzeczywistych to proponowany algorytm wymaga tylko 3N mnożeń oraz 6N-1 dodawań. W pracy została przedstawiona zracjonalizowana wektorowo-macierzowa procedura obliczeniowa wyznaczania takich iloczynów a także zdefiniowane konstrukcje macierzowe, wchodzące w skład owej procedury. Przy implementacji sprzętowej proponowany algorytm posiada niewątpliwe walory w stosunku do implementacji naiwnego sposobu zrównoleglenia obliczeń wymagającego więcej bloków mnożących. A ponieważ blok mnożący pochłania znacznie więcej zasobów sprzętowych platformy implementacyjnej niż sumator, to redukcja liczby tych bloków przy projektowaniu jednostek obliczeniowych jest sprawą niezwykle aktualną. W przypadku implementacji jednostki do obliczania iloczynu skalarnego w strukturze FPGA proponowane rozwiązanie pozwala zaoszczędzić pewną część umieszczonej w układzie puli bloków mnożących lub też elementów logicznych.
Źródło:
Pomiary Automatyka Kontrola; 2012, R. 58, nr 7, 7; 674-676
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Strojenie uogólnionego algorytmu sterowania predykcyjnego w czasie ciągłym
Tuning of a generalized algorithm of continuous predictive control
Autorzy:
Kowalczuk, Z.
Powiązania:
https://bibliotekanauki.pl/articles/152955.pdf
Data publikacji:
1998
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Źródło:
Pomiary Automatyka Kontrola; 1998, R. 44, nr 8, 8; 302-305
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wielomianowy algorytm wyznaczania hipergrafu współbieżności w sieciach Petriego swobodnego wyboru
A polynomial algorithm to compute the concurrency hypergraph in Petri nets
Autorzy:
Wiśniewski, R.
Wiśniewska, M.
Adamski, M.
Powiązania:
https://bibliotekanauki.pl/articles/156447.pdf
Data publikacji:
2012
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
sieć Petriego
hipergraf współbieżności
dekompozycja
Petri net
concurrency hypergraph
decomposition
Opis:
W referacie zaproponowano metodę umożliwiającą określenie strukturalnej relacji współbieżności w sieciach Petriego swobodnego wyboru (Free Choice). Algorytm znajduje miejsca wzajemnie współbieżne na podstawie struktury sieci oraz miejsc oznaczonych markerem startowym. W odróżnieniu od istniejących algorytmów, proponowana metoda znajduje wszystkie miejsca wzajemnie współbieżne, wyznaczając hipergraf współbieżności. Przeprowadzone badania eksperymentalne potwierdzają bardzo wysoką skuteczność proponowanej metody.
In the paper a new algorithm of concurrency hypergraph computation is presented. The main aim of the proposed method is computation of a concurrency hypergraph in the polynomial time. The algorithm input is specified by the Petri net that belongs to the Free Choice subclass. Based on the net structure, the method outputs the concurrency relations between all places in the net. Particular relations are stored by the concurrency hypergraph instead of the concurrency graph, which is currently practiced. The hypergraph permits to store information about relations between all places in the net. In case of the concurrency graph it is limited to relations between pairs of places. Therefore, application of the concurrency hypergraph seems to be more intuitive and natural. The algorithm bases on the traditional solutions, however particular concurrency relation may contain more than two places which is not possible in currently known methods. The proposed solution is especially valuable in combination with the method presented in [1, 2] and permits to find the subsequent SM-Components in the polynomial time. The algorithm was experimentally verified. The method was compared with the traditional solution, where all maximal cliques in the concurrency graph were computed. The obtained results proved very high effectiveness of the proposed algorithm, which was always better than methods based on the graph theory. We have also noticed that the effectiveness increases drastically with the number of places and transitions in the Petri net.
Źródło:
Pomiary Automatyka Kontrola; 2012, R. 58, nr 7, 7; 650-652
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Realizacja algorytmu sekwencyjnego wyznaczania macierzy rozróżnialności zbiorów przybliżonych w układzie FPGA
Realization of a sequential algorithm related to rough sets methodology in FPGA
Autorzy:
Kopczyński, M.
Grześ, T.
Stepaniuk, J.
Powiązania:
https://bibliotekanauki.pl/articles/158571.pdf
Data publikacji:
2014
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
zbiory przybliżone
układy programowalne
FPGA
rough sets
programmable logic structures
Opis:
W niniejszym artykule przedstawiono implementację sprzętową algorytmu stosowanego w obliczeniach związanych ze zbiorami przybliżonymi służącego do wyznaczania macierzy rozróżnialności. Istniejące dotychczas rozwiązania implementowały algorytm w językach programowania wysokiego poziomu. W wyniku prac badawczych stworzono i opisano w języku VHDL układ kombinacyjny realizujący równoważne obliczenia. Przeprowadzono badania porównawcze pod względem czasu potrzebnego do zakończenia obliczeń. Uzyskane wyniki pokazują ogromne przyspieszenie układu sprzętowego w porównaniu do implementacji programowej.
In this paper the authors present an example of sequential software algorithm implementation as a hardware unit using VHDL in FPGA programmable logic structure. The converted algorithm is one of the principal operations in the rough sets theory – discernibility matrix calculation. Rough sets methods are used in data analysis, knowledge discovery and datasets attributes downsizing. At present there are no complete hardware implementations of rough sets methods. The existing solutions are only software implementations which need huge amount of time for processing big datasets. The authors created hardware implementation of such an algorithm as a pure combinational unit described in the VHDL language. Software implementation was also created to compare processing times between two solutions. The obtained results show that the usage of a hardware processing unit gives huge acceleration in terms of the time needed to finish creating a discernibility matrix. The FPGA structure utilization focused on LEs (Logical Elements) and pins usage was also examined. The first section of the paper is an introduction to rough sets and FPGA structures. In the second section there are presented the example of entry dataset and the calculated discernibility matrix. This section also includes description of the algorithm for creating a discernibility matrix as well as the proposed hardware solution. The third section presents the experimental results for the processing time and FPGA structure utilization. The last section focuses on conclusions and plans for future research.
Źródło:
Pomiary Automatyka Kontrola; 2014, R. 60, nr 5, 5; 321-324
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
A computer algorithm for the solution of the state equations of descriptor fractional discrete-time linear systems
Komputerowy algorytm wyznaczania rozwiązań singularnych liniowych układów dyskretnych niecałkowitych rzędów
Autorzy:
Kaczorek, T.
Rogowski, K.
Powiązania:
https://bibliotekanauki.pl/articles/153169.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
descriptor
fractional
linear
discrete-time system
regular pencil
solution
singularne układy dyskretne
liniowe układy dyskretne
niecałkowitych rzędów
pęk regularny
rozwiązanie
Opis:
A method for finding of the solutions of the state equations of descriptor fractional discrete-time linear systems with regular pencils and a procedure for computation of transition matrices of the system are proposed. On the basis of this procedure a computer algorithm which calculates the transition matrices and solution of the system is presented. The effectiveness of the proposed procedure and algorithm is demonstrated on analytical and numerical examples.
W pracy zaprezentowano metodę wyznaczania rozwiązań singularnych układów dyskretnych niecałkowitych rzędów o pęku regularnym. W rozdziale 2 przedstawiono rozwiązanie równania stanu tej klasy układów. Procedurę wyznaczania macierzy tranzycji tego rozwiązania zaprezentowano w rozdziale 3 oraz podano przykład numeryczny wyznaczania rozwiązania równania stanu (Example 1). W rozdziale 4 przedstawiono komputerowy algorytm wyznaczania macierzy tranzycji rozwiązania singularnych dyskretnych układów niecałkowitego rzędu (rys. 1). Działanie algorytmu zostało zilustrowane przykładami numerycznymi (Example 2 i Example 3). Dla otrzymanych rozwiązań wykreślono przebiegi składowych wektorów stanu (rys. 2 i rys. 3). W rozdziale 5 zamieszczono podsumowanie. W oparciu o rozważania z pracy można otrzymać analogiczną procedurę wyznaczania macierzy tranzycji dla singularnych układów ciągłych niecałkowitego rzędu o pęku regularnym. Problemem otwartym jest opracowanie metody rozwiązania równań stanu singularnych układów dwuwymiarowych ciągłych i dyskretnych niecałkowitych rzędów o regularnych pękach.
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 7, 7; 695-699
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Skalowalny algorytm estymacji ruchu dla systemów rozproszonych
A scalable motion estimation algorithm for distributed systems
Autorzy:
Konieczny, J.
Łuczak, A.
Powiązania:
https://bibliotekanauki.pl/articles/154045.pdf
Data publikacji:
2009
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
algorytm skalowalny
estymacja ruchu
systemy rozproszone
przetwarzanie w czasie rzeczywistym
scalable algorithm
motion estimation
distributed systems
real-time processing
Opis:
W pracy zaprezentowano autorski algorytm umożliwiający realizację procesu estymacji ruchu w czasie rzeczywistym przy wykorzystaniu systemów rozproszonych. Jest to algorytm należący do grupy tzw. szybkich algorytmów estymacji ruchu i umożliwia estymację ruchu z rozdzielczością poniżej jednego okresu próbkowania. Zaproponowany algorytm jest skalowalny i posiada budowę modułową, umożliwia elastyczne dostosowanie do rozmiaru układu oraz udostępnia mechanizm kontroli liczby cykli zegara niezbędnych do estymacji ruchu. W rezultacie możliwe jest dostosowanie częstotliwości zegara do możliwości układu przy zapewnieniu przetwarzania w czasie rzeczywistym.
In this paper a novel scalable algorithm for real-time motion estimation dedicated for distributed systems is presented. The proposed algorithm has modular structure and provides ability to flexibly adjust the global clock-rate required for real-time processing. This is achieved using hierarchical structure of the algorithm, which assumes division of the whole motion estimation process into independent processing stages (Figs. 1, 3, 4) and introducing special mechanism for controlling the allowed number of computation cycles. The algorithm modularity provides additional profits like ability to choose various methods for each processing stage independently and scalability of the circuit structure resulting in more efficient hardware implementation. Flexible clock-rate adjustment enables real-time processing with various types of computational platforms, with special regards to distributed systems consisting of many low-performance units. An example of scalable performance of the algorithm in distributed systems is presented. In order to increase the image resolution in real-time processing the processed image is shared between many processing units (Fig. 5). An exemplary system used for evaluation was created using Digilent "Starter Boards" with Xilinx Spartan-3 XC3S1000 FPGA circuits connected with NOC (Network On Chip) (Fig. 6). In the presented implementation six Spartan-3 circuits were able to estimate motion vectors with half-pel accuracy in real-time for HD resolution (1920x1080) video sequence with 25 frames per second.
Źródło:
Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 684-686
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Dwuetapowy algorytm wyznaczania głębokości defektów z zastosowaniem aktywnej termografii dynamicznej
A two-stage algorithm for defect depth estimation using active thermography
Autorzy:
Dudzik, S.
Minkina, W.
Powiązania:
https://bibliotekanauki.pl/articles/155293.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
aktywna termografia dynamiczna
sieci neuronowe
wyznaczanie głębokości defektu
active thermography
neural networks
defect depth estimation
Opis:
W pracy zaprezentowano dwuetapowy algorytm wyznaczania głębokości defektów materiałowych. W celu oszacowania głębokości defektu zastosowano dwie sztuczne sieci neuronowe uczone z użyciem danych uzyskanych za pomocą termografii aktywnej. W pierwszym etapie algorytmu przeprowadzana jest detekcja (lokalizacja) defektów za pomocą sieci klasyfikacyjnej. W etapie drugim sieć regresyjna wyznacza głębokość defektu zlokalizowanego w etapie pierwszym. W pracy zaprezentowano wyniki symulacji algorytmu a także zaproponowano kryteria oceny dokładności wyznaczania głębokości.
In the paper a two-stage neural algorithm for defect detection and characterization is presented. In order to estimate the defect depth, two neural networks trained on data obtained using active thermography were employed. The first stage of the algorithm is developed to detect the defect and uses a classification neural network. Then the defect depth is estimated using a regressive neural network. In this work the results of experimental investigations using the infrared time resolved radiometry method are described. The sequences of thermograms of the investigated sample were recorded for three phases of the heat process i.e. heating, cooling and both. The experiments were conducted using a test sample made of material with a low thermal diffusivity. In the paper the results of simulations are presented as well. The 10-fold cross-validation procedure was applied to testing data. The simulations were performed using the PCA routine for the data obtained from the three above-mentioned heat process phases occurred in the investigated material sample.
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 9, 9; 998-1001
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Implementacja algorytmu syntezy układów odwracalnych w strukturach FPGA
FPGA implementation of a reversible circuit synthesis algorithm
Autorzy:
Gracki, K.
Skorupski, A.
Pawłowski, M.
Kerntopf, P.
Powiązania:
https://bibliotekanauki.pl/articles/153621.pdf
Data publikacji:
2014
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
odwracalne układy logiczne
język VHDL
układy FPGA
reversible logic circuits
VHDL language
FPGA circuits
Opis:
Synteza układów odwracalnych prowadząca do uzyskania układu optymalnego (składającego się z minimalnej liczby bramek) jest problemem bardzo trudnym. Dlatego często rezygnuje się z optymalności na rzecz prostszych metod projektowania. W niniejszym artykule przedstawiono wyniki prac związanych z możliwością implementacji uniwersalnego układu, który wykorzystuje pewien heurystyczny algorytm i pozwala na realizację dowolnej funkcji trzech zmiennych. Prowadzone prace wykorzystują układy FPGA i ich opisy w języku VHDL.
Optimal synthesis of reversible circuit synthesis is a hard task. This why simpler algorithms are developed for finding suboptimal solutions. We show a simple heuristic algorithm implemented in a programmable FPGA circuit. In this paper the new algorithm and its hardware implementation in VHDL are described. The presented algorithm is based on some feature of reversible functions, namely, on the ordering of columns in the truth table for a given reversible function. We define the so called s-distance as a minimal length of gates cascade which is capable to order a column of the truth table, i.e. to transform a right side column to become identical to the corresponding left side column. It is possible to store s-distances for all possible columns. For every function the SF-distance is defined as the sum of all column s-distances. The proposed simple algorithm selects the gates which lead to the minimal SF-distance for the rest function (a rest function is the function to be still implemented after the given gate has been selected). The process is repeated until the consecutive rest function will become the identity function. The algorithm can be implemented using the FPGA circuit as the block scheme from Fig. 3. The description of this module using VHDL is presented and discussed.
Źródło:
Pomiary Automatyka Kontrola; 2014, R. 60, nr 7, 7; 477-479
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Implementacja algorytmu detekcji twarzy w obrazach cyfrowych z układem SoC Zynq
SoC Zynq-based implementation of a face detection algorithm in digital images
Autorzy:
Wujek, P.
Pełka, R.
Powiązania:
https://bibliotekanauki.pl/articles/155729.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
detekcja twarzy
FPGA
SoC
face detection
Opis:
W artykule przedstawiono koncepcję i projekt mikrosystemu do detekcji twarzy w obrazach cyfrowych z użyciem układu programowalnego SoC z rodziny Zynq firmy Xilinx [1]. Algorytm detekcji twarzy polega na wyodrębnieniu podstawowych cech twarzy i określeniu ich położenia w obrazie. Przedstawiono wyniki implementacji programowej w środowisku MATLAB/PC oraz implementacji sprzętowej. Obie implementacje przebadano pod względem złożoności oraz szybkości działania. W realizacji sprzętowej uzyskano porównywalną szybkość detekcji/lokalizacji twarzy i ponad 10-krotnie krótszy czas wyodrębniania cech twarzy.
In this paper there is presented the design of an integrated microsystem for face detection in digital images, based on a new SoC Zynq from Xilinx [1]. Zynq is a new class of SoCs which combines an industry-standard ARM dual-core Cortex-A9 processing system with 28 nm programmable logic. This processor-centric architecture delivers a comprehensive platform that offers ASIC levels of performance and power consumption, the ease of programmability and the flexibility of a FPGA. The proposed algorithm for face detection operates on images having the resolution of 640x480 pixels and 24-bit color coding. It uses three-stage processing: normalization, face detection/location [2] and feature extraction. We implemented the algorithm in a twofold way: (1) using MATLAB/PC, and (2) hardware platform based on ZedBoard from Avnet [3] with Zynq XC7Z020 SoC. Both implementations were examined in terms of complexity and speed. The hardware implementation achieved a comparable speed of face detection/location but was over 10-times faster while extracting the features of faces in digital images. A significant speedup of feature extraction results from the parallelized architecture of a hardware accelerator for calculation of mouth and eyes locations. The proposed microsystem may be used in low-cost, mobile applications for detection of human faces in digital images. Since the system is equipped with the Linux kernel, it can be easily integrated with other mobile applications, including www services running on handheld terminals with the Android operating system.
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 8, 8; 809-811
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
A hybrid PSO-GA algorithm for Reversible Circuits Synthesis
Hybrydowy algorytm PSO-GA dla syntezy układów odwracalnych
Autorzy:
Podlaski, K.
Powiązania:
https://bibliotekanauki.pl/articles/153468.pdf
Data publikacji:
2014
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
reversible circuits
reversible logic synthesis
particle swarm optimization (PSO)
genetic algorithms
układy odwracalne
synteza układów odwracalnych
particle swarm optimization
algorytmy genetyczne
Opis:
In the domain of Reversible Circuits there is still lack of good synthesis algorithms. There are many heuristic propositions, unfortunately, their results for a given reversible function usually are circuits far from optimal implementations. There are some propositions of using Particle Swarm Optimization (PSO) and Genetic Algorithms (GA) for this purpose. In this paper a new hybrid PSO-GA algorithm is proposed. Comparison of the proposed algorithm with the existing ones gives promising results.
W dobie poszukiwania układów cyfrowych o niskim zużyciu energii układy odwracalne stanowią ciekawą alternatywę dla aktualnie stosowanych układów cyfrowych. Jednym z najistotniejszych zagadnień w dziedzinie budowy układów cyfrowych jest synteza układu reprezentującego zadaną funkcję. Niestety do dzisiaj nie ma dobrych rozwiązań w dziedzinie syntezy układów odwracalnych, istniejące rozwiązania są bardzo czasochłonne bądź generują układy o dużej redundancji. Ciekawą alternatywą dla obecnie stosowanych metod heurystycznych jest wykorzystanie algorytmów ewolucyjnych np. Particle Swarm Optimization (PSO) lub algorytmów genetycznych (GA). W niniejszym artykule zaproponowano nowy hybrydowy algorytm PSO-GA dostosowany do syntezy odwracalnych układów cyfrowych. Stworzony algorytm zastosowano do syntezy układów dla wybranych funkcji testowych (tzw. benchmarków) a wyniki porównano z wynikami otrzymywanymi za pomocą algorytmów heurystycznych. Wygenerowane układy okazały się mniej redundantne niż układy otrzymane w syntezie metodami heurystycznymi.
Źródło:
Pomiary Automatyka Kontrola; 2014, R. 60, nr 7, 7; 474-476
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Identyfikacja defektów strukturalnych z wykorzystaniem uproszczonego algorytmu tomografii termicznej
Structural defect identification using a simplified thermal tomography algorithm
Autorzy:
Bajorek, M.
Nowakowski, A.
Powiązania:
https://bibliotekanauki.pl/articles/154646.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
termografia
tomografia termiczna
zagadnienie odwrotne
badania nieniszczące
thermography
thermal tomography
inverse problem
structure identification
Opis:
Praca dotyczy możliwości zastosowania metody tomografii termicznej do szybkiej rekonstrukcji parametrów termicznych oraz geometrycznych w badanych strukturach. Zdefiniowano uproszczoną procedurę zagadnienia odwrotnego pozwalającą na wstępne rekonstrukcje parametrów termicznych badanych struktur. Głównym założeniem algorytmu rekonstrukcyjnego jest wykorzystanie w pierwszym kroku rekonstrukcji jednowymiarowego modelu wymiany ciepła, by w kolejnym kroku dokonać analizy struktury 3-D. W celu weryfikacji jakości metody zaprezentowano wyniki symulacji oraz odpowiadające im wyniki rekonstrukcji parametrów termicznych.
A simplified procedure applied to solve the inverse problem of thermal tomography (Fig. 1) is described. In order to reduce the identification time of thermal parameters, two steps in the reconstruction procedure are proposed. The main idea is to introduce in the first phase of reconstruction a one-dimensional (1-D) model of heat exchange (Fig. 2) followed by analysis of a 3-D model using the preliminary 1-D data. In addition, some procedures for limiting the input data for the full reconstruction algorithm are introduced (Fig. 3). The concept is based on extracting basic information on properties of the tested object from one-dimensional simulations: detection of defect position - initial indication of the depth and its approximate size. In order to analyze properties of the algorithm, series of simulations that define the conditions for deployment of various defects (Fig.4. Tab. 1) are shown. The reconstruction results are presented in Section 5 as a graphical representation of the reconstructed depths of defects (Figs. 5 and 6). In addition, the absolute error and the defect depth reconstruction accuracy are given in Tabs. 2 and 3, respectively . Interpretation of the results shows that it is reasonable to use the 1-D model of heat transfer for reconstruction, however further development of algorithms and solutions is necessary to allow automatic transfer of appropriate results for the 3-D structure.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 10, 10; 1146-1149
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
System-level implementation of a partial pattern matching algorithm
Implementacja algorytmu porównywania binarnych obrazów PPMA na poziomie systemowym
Autorzy:
Frejlichowski, D.
Dziurzański, P.
Powiązania:
https://bibliotekanauki.pl/articles/155574.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
rozpoznawanie obrazów
deskryptory kształtu
SystemC
projektowanie na poziomie systemowym
pattern recognition
shape descriptors
system-level design
Opis:
In this paper, we describe Partial Point Matching Algorithm (PPMA) for binary images matching and provide some information about a developed SystemC system-level hardware implementation model. We present some data obtained from a cycle accurate simulator taking into account computation and routing delays of a target FPGA chip and compare it with its software counterparts.
W artykule opisano algorytm częściowego dopasowywania z użyciem punktów do porównywania obrazów binarnych i przedstawiono opracowany model na poziomie systemowym w języku SystemC. Zaprezentowano dane otrzymane z symulatora pracującego na poziomie dokładności co do cyklu zegarowego, biorącego pod uwagę opóźnienia bramek i rutingu, oraz porównano go z jego programowym odpowiednikiem.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 128-130
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-15 z 146

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies