Autor: Pawlowski, L. - Katalog OPAC zbiorów

Skocz do pozycji: 1.

Tytuł:: Comparison of 4H-SiC and 6H-SiC MOSFET I-V characteristics simulated with Silvaco Atlas and Crosslight Apsys
Autorzy:: Stęszewski, J.
Jakubowski, A.
Korwin-Pawlowski, M. L.
Powiązania:: https://bibliotekanauki.pl/articles/308627.pdf
Data publikacji:: 2007
Wydawca:: Instytut Łączności - Państwowy Instytut Badawczy
Tematy:: silicon carbide
SiC MOSFET
4H-SiC
6H-SiC
Crosslight Apsys
Silvaco Atlas
Opis:: A set of physical models describing silicon carbide with fitting parameters is proposed. The theoretical I-V output and transfer characteristics and parameters of MOS transistors were calculated using Silvaco Atlas and Crosslight Apsys semiconductor device simulation environments.
Źródło:: Journal of Telecommunications and Information Technology; 2007, 3; 93-95
1509-4553
1899-8852
Pojawia się w:: Journal of Telecommunications and Information Technology
Dostawca treści:: Biblioteka Nauki

Artykuł

Skocz do pozycji: 2.

Tytuł:: Analysis of the Dispersion of Electrical Parameters and Characteristics of FinFET Devices
Autorzy:: Malinowski, A.
Tomaszewski, D.
Łukasiak, L.
Jakubowski, A.
Sekine, M.
Hori, M.
Korwin-Pawlowski, M. L.
Powiązania:: https://bibliotekanauki.pl/articles/308253.pdf
Data publikacji:: 2009
Wydawca:: Instytut Łączności - Państwowy Instytut Badawczy
Tematy:: FinFET
line edge roughness
parameter variability
plasma etching
technology computer aided design (TCAD)
Opis:: Extensive numerical simulations of FinFET structures have been carried out using commercial TCAD tools. A series of plasma etching steps has been simulated for different process conditions in order to evaluate the influence of plasma pressure, composition and powering on the FinFET topography. Next, the most important geometric parameters of the FinFETs have been varied and the electrical characteristics have been calculated in order to evaluate the sensitivity of the FinFET electrical parameters on possible FinFET structure variability.
Źródło:: Journal of Telecommunications and Information Technology; 2009, 4; 45-50
1509-4553
1899-8852
Pojawia się w:: Journal of Telecommunications and Information Technology
Dostawca treści:: Biblioteka Nauki

Artykuł

Skocz do pozycji: 3.

Tytuł:: Challenges in ultrathin oxide layers formation
Autorzy:: Beck, R.B.
Jakubowski, A.
Łukasiak, L.
Korwin-Pawłowski, M.
Powiązania:: https://bibliotekanauki.pl/articles/307646.pdf
Data publikacji:: 2001
Wydawca:: Instytut Łączności - Państwowy Instytut Badawczy
Tematy:: silicon technology
oxidation
PECVD
RTO
gate oxide
ultrathin
layers
Opis:: In near future silicon technology cannot do without ultrathin oxides, as it becomes clear from the "Roadmap'2000". Formation, however, of such layers, creates a lot of technical and technological problems. The aim of this paper is to present the technological methods, that potentially can be used for formation of ultrathin oxide layers for next generations ICs. The methods are briefly described and their pros and cons are discussed.
Źródło:: Journal of Telecommunications and Information Technology; 2001, 1; 27-34
1509-4553
1899-8852
Pojawia się w:: Journal of Telecommunications and Information Technology
Dostawca treści:: Biblioteka Nauki

Artykuł

Informacja