Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "Neto, J." wg kryterium: Autor


Wyświetlanie 1-1 z 1
Tytuł:
Thermal assisted switching magnetic tunnel junctions as FPGA memory elements
Autorzy:
Silva, V.
Fernandes, J. R.
Oliveira, L. B.
Neto, H. C.
Ferreira, R.
Freitas, S.
Freitas, P. P.
Powiązania:
https://bibliotekanauki.pl/articles/397855.pdf
Data publikacji:
2010
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
MRAM (oporność magnetyczna pamięci o dostępie swobodnym)
MTJ (magnetyczny tunel połączeń)
pisanie projektów (programów)
FIMS (pole indukowane magnetycznym przełącznikiem)
MRAM (magnetoresistive random access memory)
MTJ (magnetic tunnel junction)
writing schemes
FIMS (field induced magnetic switching)
TAS (thermal assisted switching)
STT
Opis:
This paper presents our research and development work on new circuits and topologies based on Magnetic RAM for use as configuration memory elements of reconfigurable arrays. MRAM provides non volatility with cell areas and with access speeds comparable to those of SRAM and with lower process complexity than FLASH memories. The new memory cells take advantage of the Thermal Assisted Switching (TAS) writing technique to solve the drawbacks of the more common Field Induced Magnetic Switching writing technique. The CMOS circuit structures to implement the main components for reading and writing the MTJ cells have been developed, characterized and evaluated. A scaled down prototype of a coarse grain reconfigurable array that employs the TAS-MRAM elements as configuration memory has been designed and electrically simulated pre- and post- layout. The results obtained for all the circuit elements, namely the storage cells and the current generators, indicate that the new configuration memory cells can provide a very promising technological solution for run-time reconfigurable hardware devices. The prototype has been manufactured using a standard process 0.35μm 4-Metal CMOS process technology and should be under test in the foreseeable future.
Źródło:
International Journal of Microelectronics and Computer Science; 2010, 1, 1; 31-36
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-1 z 1

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies