Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "modele czasu rzeczywistego" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-2 z 2
    Tytuł:
    Współbieżne modele czasu rzeczywistego przekształtników energoelektronicznych w kształceniu inżynierskim
    Simultaneous Real-Time Models of Power Electronics Converters
    Autorzy:
    BINKOWSKI, TOMASZ
    KWIATKOWSKI, BOGDAN
    Powiązania:
    https://bibliotekanauki.pl/articles/455388.pdf
    Data publikacji:
    2017
    Wydawca:
    Uniwersytet Rzeszowski
    Tematy:
    energoelektronika
    przekształtnik
    sterowanie
    modele czasu rzeczywistego
    power electronics
    converter
    control
    real-time models
    Opis:
    Badanie układów energoelektronicznych zarówno do celów dydaktycznych, jak i naukowych wymaga przeprowadzania testów układów sterowania i regulacji. Testy te nie zawsze kończą się sukcesem, zwłaszcza w sytuacji nieprzewidzianych zdarzeń lub niewłaściwie dobranych parame-trów sterowania. W przypadku stanowiska laboratoryjnego ewentualne zwarcia lub błędy mogą skutkować zniszczeniem wrażliwych, kosztownych elementów. W artykule przedstawiono koncepcję stanowiska laboratoryjnego przeznaczonego do fazy prototypowania, które w czasie rzeczywistym wykonywało współbieżnie obliczenia modeli przekształtników energoelektronicznych i realizowało zadania sterowania.
    The power electronics converters study, both for the purposes of teaching and scientific research, requires the testing of control systems and regulations. These tests do not always end with success, especially in a situation not provided for events or inappropriately selected control parameters. In the case of a laboratory station possible short circuits or errors can result in the destruction of sensitive, costly items. The article shows the concept of a laboratory station intended for prototyping phase, which in real time performed calculation in parallel of the power electronic converter models and provided the control tasks.
    Źródło:
    Edukacja-Technika-Informatyka; 2017, 8, 3; 269-275
    2080-9069
    Pojawia się w:
    Edukacja-Technika-Informatyka
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Multitask real-time architecture supporting predictable management and memory system
    Zarządzanie oraz organizacja systemu pamięci wielozadaniowej przewidywalnej czasowo struktury czasu rzeczywistego
    Autorzy:
    Golly, Ł.
    Powiązania:
    https://bibliotekanauki.pl/articles/152228.pdf
    Data publikacji:
    2014
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    precision time model
    pipeline interleave
    system-level design
    simulation and modeling
    real-time electronic embedded systems
    precyzyjne modele czasowe
    przeplot wątków
    projektowanie systemowe
    symulacja i modelowanie
    elektroniczne systemy wbudowane czasu rzeczywistego
    Opis:
    The paper presents an extension of interleave pipeline PRET architecture. The main emphasize is made on obtaining deterministic, time predicable data and a program memory system which cooperates with the pipeline processor. The idea is to pass control of all IO operations to a special unit called MACU (Memory Access Control Unit). Thread State Controller (TSC), Dynamic Interleave Controller (DIC) and MACU together with a pipeline processor are proposed, to deliver microarchitecture details, which deal with a number of hardware threads working in the system. The paper also discusses several arbitration policies in MACU and DIC. A few experiments are performed to show benefits of the proposed methodology.
    Praca porusza tematykę przewidywalności czasowej systemów elektronicznych. Problem ten był obiektem badań różnych grup badaczy. Zdaniem autora największym osiągnięciem było przedstawienie architektury potokowej z przeplotem wątków sprzętowych. Główną cechą tego podejścia było usunięcie zjawiska hazardu danych i sterowania. Autor niniejszej pracy zwraca uwagę na kwestie wypracowania schematu zarządzania wielozadaniową architekturą przewidywalną czasowo oraz przewidywalnego czasowo systemu pamięci (pkt. nr 3). Pierwsza kwestia została rozwiązana dzięki zastosowaniu kontrolera kontekstu potoku (pkt. nr 4). Identyfikatory, pamięć stanów wątków (rys. 1), specjalne kolejki do przechowywania identyfikatorów (rys. nr 2) i danych (rys. nr 4) umożliwiły efektywne zarządzanie wątkami sprzętowymi. Zmiana kontekstu potoku (punkt nr 4., rys. 3 oraz 4) następuje, gdy wątek wykonuje rozkaz operacji z pamięcią (rys. nr 5). Dzięki temu podczas wykonywania operacji wejścia/wyjścia, inny wątek będzie mógł realizować swój program. Takie podejście pozwala na ukrycie detali związanych z dostępem do pamięci głównej (implementacja w module MACU) oraz zwiększenie wydajności systemu (pkt. nr 7.). Przedyskutowano także różne schematy arbitrażu przy wprowadzaniu wątków do potoku (algorytmy zaimplementowane w DIC) oraz dostępu do pamięci (algorytmy zaimplementowane w MACU) (pkt. nr 6). Wysunięte tezy potwierdzono wynikami eksperymentalnymi (pkt. nr 6).
    Źródło:
    Pomiary Automatyka Kontrola; 2014, R. 60, nr 6, 6; 346-349
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-2 z 2

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies