Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "digital systems" wg kryterium: Temat

  Lista filtrów
Wyrównaj
Wyświetlanie 1-15 z 64
Tytuł:
Design of equivalent one-time model of multivariable multi-stage control system
Autorzy:
Barabanov, A
Kramar, V.
Świć, A.
Taranenko, V.
Powiązania:
https://bibliotekanauki.pl/articles/118117.pdf
Data publikacji:
2008
Wydawca:
Polskie Towarzystwo Promocji Wiedzy
Tematy:
multidimensional systems
digital/analogue systems
Opis:
If a control system contains a few digital chains of treatment of information with different periods of quantum, its research is strongly complicated. In the case of rational commensurable periods of quantum transformation of a multirate system it is possible to design an equivalent one-time system with enhanceable dimension. The general going is offered to the design of an equivalent one-time system, allowing to transform the vectorial-matrix model of the initial multirate system into a vectorial-matrix one-time model of the system, characteristic for vectorial-matrix models of multidimensional continuous systems. Due to that, it becomes possible, in principle, to transfer of methods of analysis of continuous multidimensional systems onto the class of digital-analogue multirate systems.
Źródło:
Applied Computer Science; 2008, 4, 1; 1-17
1895-3735
Pojawia się w:
Applied Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Connectivity Solutions in Automated Trading
Autorzy:
Popławski, P.
Powiązania:
https://bibliotekanauki.pl/articles/226896.pdf
Data publikacji:
2015
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
telecommunications
digital systems
systems architecture
automated trading
high frequency trading
Opis:
The study analyzes the architecture and deployment of direct market access (DMA) solutions for automated trading of securities. It provides an overview of automated trading systems including: trading floor architecture, trading environment connectivity, and DMA solutions. Among a range of factors influencing operational capacities, round-trip latency has been recognized as the key quality differentiator of an automated trading floor. The study identifies potential opportunity costs due to latency levels as a major driver of technological progress in trading in highly liquid market conditions.
Źródło:
International Journal of Electronics and Telecommunications; 2015, 61, 4; 403-408
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Pupils’ Opinions on Digital Systems Education Enriched by DCBLP Discourse
Autorzy:
Hapl, Lukáš
Kostolányová, Kateřina
Habiballa, Hashim
Powiązania:
https://bibliotekanauki.pl/articles/1964300.pdf
Data publikacji:
2021-09-30
Wydawca:
Wydawnictwo Adam Marszałek
Tematy:
DCBLP
digital systems
e-learning
Packet Tracer
students’ opinions
Opis:
The article presents knowledge about the modified e-learning on-line synchronous teaching of digital systems, which took place in the period of widespread closure of schools during almost the entire school year 2020/2021 at a secondary school with an IT focus. The importance of teaching digital systems in computer science and the integration of teaching into available lessons is briefly clarified. Furthermore, the content of teaching is presented, including its modification by elements of programming by DCBLP discourse and links to existing knowledge about this use from previous years. The subject of research interest will be the specific effects of changes on students’ opinions regarding the content of the subject. For this purpose, a qualitative investigation based on the design of the grounded theory will be used. The work brings partial knowledge that can serve as additional material for the determination of other research questions, hypotheses and identification of potential problems in teaching. The results show the pupils’ interest in the digital systems enriched by the programming discourse reveals the possible perception of a long time distance learning in this area.
Źródło:
The New Educational Review; 2021, 65; 200-210
1732-6729
Pojawia się w:
The New Educational Review
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
A Brief History of UTC Leap Second
Autorzy:
Lewandowski, Włodzimierz
Marszalec, Michał
Powiązania:
https://bibliotekanauki.pl/articles/27312947.pdf
Data publikacji:
2023
Wydawca:
Instytut Łączności - Państwowy Instytut Badawczy
Tematy:
atomic time
GNSS time scales
leap second
time in digital systems
UTC
Opis:
Since 1972 , a leap second has been added, approximately once a year, into UTC, the world’s atomic time scale used for civilian purposes, to keep it in phase with the Earth’s rotation. Leap seconds ensure that the Sun remains over the Greenwich meridian at noon, with the accuracy of approximately 1 s. The issue of adding the leap second has been debated since 2000 by different working groups of various international organizations, especially ITU-R WP 7A. The main question remains whether the need for the leap second still exists, as its introduction is associated with numerous technical inconveniences. An overwhelming opinion that prevails in those groups is that it would be more beneficial to let the atomic time run its course and accept that the world’s civilian time scale is bound to slowly diverge from the rotation of the Earth. The National Institute of Telecommunications has become, in recent years, one of the leaders of this process. This article provides a brief history of the current UTC-related practices and outlines various potential solutions to the problem.
Źródło:
Journal of Telecommunications and Information Technology; 2023, 4; 117--122
1509-4553
1899-8852
Pojawia się w:
Journal of Telecommunications and Information Technology
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Minimization of finite state machines by states merging
Autorzy:
Salauyou, V.
Powiązania:
https://bibliotekanauki.pl/articles/114664.pdf
Data publikacji:
2016
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
finite state machine
minimization
state merging
FSM transitions
FSM input variables
digital systems
Opis:
The paper presents a method for minimization of finite state machines (FSMs) with unspecified values of output variables. The proposed method is based on merging of two states. In addition to reduction of the FSM states, the method also allows reducing the number of FSM transitions and FSM input variables. This method enables reducing the number of internal states of the initial FSM by 1.22 times on the average, and by 2.75 times on occasion. An average reduction of the number of FSM transitions makes up 1.32 times, and on occasion may amount to 2.27 times. The comparison of the method with the program STAMINA shows that the offered method allows decreasing the number of FSM transitions by 1.55 times on the average, and by 3.92 times on occasion.
Źródło:
Measurement Automation Monitoring; 2016, 62, 5; 179-181
2450-2855
Pojawia się w:
Measurement Automation Monitoring
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Application of Digital Data Analysis Technology in Education
Autorzy:
Kovalev, Evgeniy E.
Powiązania:
https://bibliotekanauki.pl/articles/2044840.pdf
Data publikacji:
2021-12-28
Wydawca:
Uniwersytet Rzeszowski
Tematy:
information systems and services in education
integration of digital resources andservices
analysis of big data in education
interoperability of digital systems and data portability
Opis:
The main directions of digitalization of the education system are considered, the infrastructural and technological aspect of new strategic directions of development is analyzed. The author analyzed information systems and services in education, taking into account the possibility of using technologies for analytical data processing. The problem of using data analytics tools in education at present is the lack of uniform formats and tools for integrating information systems. Data in education accumulates in various solutions that do not share the results of the educational process. Based on this, it is impossible to build a clear system of end-to-end interaction between systems on common platforms. The author aims to solve this problem by modeling an integrated solution for data analysis at all levels of education. The article proposes technical and organizational solutions for the creation of integrated analytics services that allow accumulating and transmitting data on educational results during the transition of a student between learning levels. The analysis tools are based on the use of big data technologies.
Źródło:
Journal of Education, Technology and Computer Science; 2021, 12, 2(32); 132-140
2719-6550
Pojawia się w:
Journal of Education, Technology and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Ocena wydajności procesorów wbudowanych w układy FPGA
Evaluation of performance of processors embedded in FPGAs systems
Autorzy:
Sondej, T.
Zagoździński, L.
Pełka, R.
Powiązania:
https://bibliotekanauki.pl/articles/208418.pdf
Data publikacji:
2006
Wydawca:
Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego
Tematy:
układy cyfrowe
procesor sprzętowy
procesor programowy
benchmark
system-on-chip
FPGA
digital systems
hard-processor
soft-processor
Opis:
W artykule przedstawiono ocenę wydajności sprzętowego (PowerPC) i programowego (MicroBlaze) procesora, wbudowanego w układ FPGA typu Virtex-4 firmy Xilinx. Uzyskane miary wydajności zestawiono z wynikami uzyskanymi dla procesorów autonomicznych typu ARM i DSP. Opisane szczegółowe porównanie procesorów wbudowanych w układ FPGA może pomóc projektantowi w wyborze sprzętowego lub programowego procesora dla różnych aplikacji oraz daje ogólną ich ocenę w porównaniu z procesorami autonomicznymi. Badania wydajności przeprowadzono na dwa sposoby: pierwszy dotyczył testów dla jednakowej częstotliwości pracy zegara (100 MHz) i różnych konfiguracji pamięci, natomiast drugi przeprowadzono dla częstotliwości maksymalnych.
This paper describes a simple, yet effective and convenient method for evaluation of the computing performance of hard- and soft-processor (PowerPC and Micro-Blaze, respectively) embedded in Virtex-4 FPGA from Xilinx. Experimental results have been compared with standalone ARM and DSP microprocessors. Detailed comparison of the performance of both processors is presented to help designers to choose between the hard- and soft-processor in different applications. This comparison has been performed in twofold way: the PowerPC and Micro-Blaze cores have been tested at the same clock frequency (100 MHz) for some available configurations of the memory subsystem, and maximum performance factors of both cores have been measured using maximum clock speed.
Źródło:
Biuletyn Wojskowej Akademii Technicznej; 2006, 55, sp.; 27-42
1234-5865
Pojawia się w:
Biuletyn Wojskowej Akademii Technicznej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Optymalizacja realizacji układowej hierarchicznych sieci Petriego
The implementation optimization of the hierarchical Petri nets
Autorzy:
Stasiak, A.
Powiązania:
https://bibliotekanauki.pl/articles/152872.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
projektowanie zintegrowane
sieci Petriego
model formalny
systemy osadzone
systemy cyfrowe
mikrosystemy cyfrowe
FPGA
hardware-software codesign
Petri nets
formal model
embedded systems
digital systems
digital microsystems
PLD
Opis:
Projektowanie wysokiego poziomu systemów cyfrowych dotyczy szeregu aspektów związanych bezpośrednio z wybraną metodologią projektowania, modelem formalnym, algorytmami syntezy sprzętowej i programowej opisu behawioralnego. Rozważając sieci Petriego jako model formalny projektowanego systemu, szczególnie interpretowane hierarchiczne sieci Petriego, projektant ma do dyspozycji bogaty zbiór algorytmów analizy formalnej, metod syntezy programowej i sprzętowej. Jednak znane rozwiązania dotyczą przede wszystkim opisu zachowania funkcjonalnego sterowników logicznych, gdzie miejsce sieci reprezentuje logiczną operację przypisania poziomu '0' lub '1' do wyjścia układu (jeden bit lub wektor). Zauważalny jest jednak brak propozycji naukowych wspierających projektowanie systemu opisanego sieciami Petriego, gdzie w miejscu sieci realizowane są złożone instrukcje arytmetyczne lub logiczne. Przykładem sieci Petriego wspierającej w pełni projektowanie systemu sprzętowo-programowego jest siec PNHSDM (ang. Petri Net for Hardware So-ftware Digital Microsystem). Artykuł w sposób ogólny przedstawia model formalny sprzętowo-programowych sieci Petriego PNSHDM, skupiając się szczególnie na metodzie optymalizacji algorytmu syntezy sprzętowej sieci PNHSDM do reprogramowalnych układów FPGA. W pracy podjęto tematykę szeregowania zadań (ASAP, ALAP). Rozwiązano problem systemu przełączania sprzętowych modułów wykonawczych w kontekście planowanych do wykonania zadań. Wyznaczono wzór pozwalający na oszacowanie kosztów realizacji sprzętowej systemu przełączania, który zależny jest od liczby instancjacji i złożoności harmonogramowanej instrukcji.
The high level designing concerns several aspects that are directly related to the designing methodology as well as formal model definition, hardware/software synthesis algorithms, etc. When a Petri nets are considered as a formal model of developing system, especially hierarchical interpreted Petri nets, then a designer has a lot of ready to use and very well documented algorithms dedicated for formal verification, hardware and software synthesis, transformations, etc. However, most of the know solutions for Petri nets concerns designing logic controllers, where a one net place implements simple assigning operation of logical state to the output. There is lack of solutions that use a Petri nets to formalize and describe really system, where a place implements complex algebraic or logic functions. A formal model based on Petri nets for hardware-software digital microsystems (PNHSDM) has been elaborated to eliminate this gap. This paper shortly describes PNHSDM model, but author have concentrate on optimization of hardware Petri nets synthesis algorithm that is responsible to translate functional description into VHDL-RTL language. This approach takes into consideration task scheduling (ASAP, ALAP), presents elaborated solution of switching system for PNHSDM Petri nets as well as provides static hardware cost estimations of the switching system.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 5, 5; 108-110
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Metody walidacji i weryfikacji specyfikacji funkcjonalnej mikrosystemu cyfrowego
Validation and verification methods of the digital microsystem functional specification
Autorzy:
Stasiak, A.
Skowroński, Z.
Powiązania:
https://bibliotekanauki.pl/articles/152874.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
projektowanie zintegrowane
sieci Petriego
model formalny
systemy osadzone
systemy cyfrowe
mikrosystemy cyfrowe
FPGA
hardware-software codesign
Petri nets
formal model
embedded systems
digital systems
digital microsystems
PLD
Opis:
Proces projektowy systemów cyfrowych, a w szczególności zintegrowanych sprzętowo-programowych mikrosystemów cyfrowych realizowanych z wykorzystaniem platformy SOPC, nie może być zakończony pomyślnie bez przeprowadzenia sprawdzenia i korekcji ewentualnych błędów projektowych. Do tego celu stosuje się metody walidacji zapisu specyfikacji funkcjonalnej zachowania systemu oraz metody weryfikacji funkcjonalnej projektowanego modelu. W artykule scharakteryzowano oraz omówiono opracowane na Uniwersytecie Zielonogórskim metody i oprogramowanie do walidacji i weryfikacji funkcjonalnej specyfikacji funkcjonalnej modelu opisanej sieciami Petriego.
The design process of the today digital systems, especially integrated hardware-software digital microsystems for SOPC platform, can not be finalized successfully without the verification and debug process. To meet the product requirements, like: system functionality, system stability, time-to-market, project costs, etc; there has to be performed several validation and/or verification tasks to confirm the finale model behaviour with initial/input functional specification. This paper describes validation and verification methods as well as software/tools elaborated and developed at University of Zielona Góra, by the Computing and Engineering Department.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 5, 5; 111-113
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Implementation of IEC 61850 power protection tester in Linux environment
Autorzy:
Kurek, K.
Nogal, Ł.
Kowalik, R.
Januszewski, M.
Powiązania:
https://bibliotekanauki.pl/articles/202357.pdf
Data publikacji:
2020
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
implementation in real time
power systems
protective relay testing
digital control systems
IEC 61850
Opis:
Software power protection tester implemented in a real-time operating system (RTOS) might replace the conventional testing setups in IEC 61850 protection systems. This paper describes an open power protection testing platform. Linux RT capabilities related to runtime environment for such a tester are examined and OS latency sources are identified and evaluated. An algorithm for a multithreaded tester operation is proposed, including Sampled Values (SV) publisher, GOOSE input/output and time synchronization. SV and GOOSE services implemented in RT Linux environment are evaluated in accordance with IEC 61850‒5 transfer time requirements. Linux PTP time synchronization service of two similar systems controlling its electrical ports is evaluated in different synchronization scenarios. The developed tester is compared to an equivalent conventional setup during the test of IED over-current function. The conducted tests show that the Linux implementation of power protection tester in the case of scheduler latency, time synchronization accuracy and transfer time all meet the requirements of IEC 61850.
Źródło:
Bulletin of the Polish Academy of Sciences. Technical Sciences; 2020, 68, 4; 689-696
0239-7528
Pojawia się w:
Bulletin of the Polish Academy of Sciences. Technical Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Laboratoryjny system cyfrowy programowany przez Ethernet oparty na magistrali SPI
Digital laboratory system programmed over the Ethernet based on SPI bus
Autorzy:
Noga, Krystyna Maria
Rabczuk, Dorota
Powiązania:
https://bibliotekanauki.pl/articles/267717.pdf
Data publikacji:
2019
Wydawca:
Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:
układy cyfrowe
magistrala SPI
systemy wbudowane
układy programowalne
digital systems
Serial Peripheral Interface
SPI
embedded devices
remote control
programmable devices
Opis:
W artykule zaprezentowano cyfrowy system laboratoryjny oparty na magistrali SPI z mikrokontrolerem w roli urządzenia Master oraz różnymi urządzeniami Slave podłączonymi do magistrali (cyfrowy termometr, potencjometr, pamięć EEPROM, układ programowalny CPLD). Założeniem projektu jest stworzenie bazy sprzętowo-programistycznej dla rozwojowego systemu zdalnie sterowanego oraz programowanego przez Ethernet. Użytkownik przez stronę internetową ma możliwość wysłania żądania tcp/http dla urządzeń na magistrali SPI, a w odpowiedzi http otrzymuje informacje o stanie urządzeń. System jest przystosowany do zdalnego ładowania nowych wersji programu do pamięci mikrokontrolera po Ethernecie.
The article presents a laboratory system based on SPI bus with a microcontroller as the Master device and various Slave devices connected to the Master over the SPI bus. The variety of digital devices with SPI interface enables the growth of the project. In the exemplary system several digital devices were used: a thermometer, an EEPROM memory, a potentiometer and a PLD structure. The PLD structure is chosen as Slave device on the bus to take advantage of its typical functionality: ability to perform fast arithmetical calculations. In order to inform of an alarm state the CPLD structure must use an external interrupt line to the microcontroller because Slave device cannot start a communication session over SPI bus. The microcontroller is chosen as Master device because it possesses various external interfaces especially Ethernet interface. The aim of the project is creating a remotely controlled system programmed over the Ethernet which can expand through connecting additional devices on the SPI bus and writing libraries for them. The Ethernet interface is used to load the microcontroller program over the Ethernet which gives the student the ability to remotely load and test the microcontroller software.
Źródło:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2019, 65; 111-114
1425-5766
2353-1290
Pojawia się w:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
System zdalnego monitorowania i nadzoru górniczego kombajnu ścianowego
A remote monitoring and supervising system for coal mining machine
Autorzy:
Oprzędkiewicz, K.
Powiązania:
https://bibliotekanauki.pl/articles/157058.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
górniczy kombajn ścianowy
cyfrowe systemy sterowania
systemy SCADA
coal mining machine
digital control systems
SCADA systems
Opis:
W pracy przedstawiono system zdalnego monitorowania i nadzoru pracy górniczego kombajnu ścianowego KSW 1140E. Zaprezentowany system składa się z dwóch części. Pierwszą z nich jest aplikacja SCADA, zbudowana z użyciem środowiska Intouch która pozwala na odczyt, monitorowanie i wizualizację podstawowych sygnałów oraz sygnałów alarmowych i ostrzegawczych z kombajnu. Drugą częścią jest aplikacja umożliwiająca dostęp do systemu SCADA z poziomu przeglądarki internetowej, zbudowana z użyciem narzędzia Proficy Real-Time Information Portal. Zbudowana aplikacja jest przydatna dla celów serwisowych oraz poprawy bezpieczeństwa pracy maszyny oraz do zbierania danych umożliwiających optymalizację jej pracy.
In the paper a remote supervising and monitoring system for coal mining machine KSW 1140E is presented. The main goal of an application we deal with is to assure the remote access (from seat of service or producer company) to main signals, describing the correct work of machine: temperatures, pressures, currents, voltages, etc. Additionally, alarms, warnings and reports sent by main controller of machine should be also available. A general view of considered machine is presented in Figs 1a and 1b. A main controller of the machine is shown in Fig. 2, a block diagram of control system and internal data exchange is shown in Fig. 3. The data exchange between machine, SCADA and internet viewer is depicted by Fig. 4. The system presented in paper consists of two parts. The first one is a SCADA application built with the use of Intouch which allows user to read, monitor and visualize of elementary signals, alarms and warnings from the machine. The main screen of this application is presented in Fig. 5, exemplary screens for temperatures monitoring are shown in Figs 6a and 6b. The other part is an application allowing user to access to the SCADA with the use of internet viewer, built with the use of Proficy Real-Time Information Portal. The general graphical form of internet application is very similar to SCADA, differences are caused by impossibility of presentation alarms in text form at the internet platform. The main screen of internet application is shown in Fig. 7. In conclusion, the presented application is useful for service and security improving. Additionally, it allows us to collect data to optimize the work of mining machine we are deal with.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 7, 7; 709-712
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Algorytmy i metody dwuprocesorowego sterowania precyzyjnym licznikiem czasu
Algorithms and methods for dual processor control system with precision time counter
Autorzy:
Sondej, T.
Gołaszewski, M.
Powiązania:
https://bibliotekanauki.pl/articles/209588.pdf
Data publikacji:
2008
Wydawca:
Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego
Tematy:
układy cyfrowe
system wieloprocesorowy
układy SoC
FPGA
precyzyjny licznik czasu
digital systems
multiprocessor system
system-on-chip
precision time counter
Opis:
W artykule przedstawiono projekt oprogramowania systemu wieloprocesorowego, składającego się z dwóch procesorów programowych Nios II firmy Altera i precyzyjnego licznika czasu o rozdzielczości około 80 ps. Pierwszy procesor odpowiedzialny jest za komunikację systemu przez interfejs Ethernet z aplikacją uruchamianą na komputerze PC. Drugi procesor steruje licznikiem czasu oraz zajmuje się obliczeniami statystycznymi w czasie wykonywania próby pomiarowej. W artykule przedstawiono również opis projektu sprzętowego oraz problem komunikacji pomiędzy procesorami w systemie wieloprocesorowym.
This paper presents issues of designing and implementing soft ware for multiprocessor systems. Practical example consists of two soft core processors Nios II from Altera. Developed system is designed for control and data processing of precision timer counter with 80-ps resolution. The first processor runs as a server, providing communication and supervision of the system via the Internet. The second processor controls timer counter and performs statistical computation. Shared memory from FPGA resources is used to interchange data between processors.
Źródło:
Biuletyn Wojskowej Akademii Technicznej; 2008, 57, 4; 309-326
1234-5865
Pojawia się w:
Biuletyn Wojskowej Akademii Technicznej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
STEPPING – smartphone-based portable pedestrian indoor navigation
Autorzy:
Lukianto, Ch.
Sternberg, H.
Powiązania:
https://bibliotekanauki.pl/articles/130858.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Geodetów Polskich
Tematy:
navigation
GPS/INS
IMU
multisensor fusion
digital sensor systems
nawigacja
systemy wielosensorowe
algorytmy
systemy czujników cyfrowych
Opis:
Many current smartphones are fitted with GPS receivers, which, in combination with a map application form a pedestrian navigation system for outdoor purposes. However, once an area with insufficient satellite signal coverage is entered, these navigation systems cease to function. For indoor positioning, there are already several solutions available which are usually based on measured distances to reference points. These solutions can achieve resolutions as low as the sub-millimetre range depending on the complexity of the set-up. STEPPING project, developed at HCU Hamburg - Germany aims at designing an indoor navigation system consisting of a small inertial navigation system and a new, robust sensor fusion algorithm running on a current smartphone. As this system is theoretically able to integrate any available positioning method, it is independent of a particular method and can thus be realized on a smartphone without affecting user mobility. Potential applications include -- but are not limited to: Large trade fairs, airports, parking decks and shopping malls, as well as ambient assisted living scenarios
Źródło:
Archiwum Fotogrametrii, Kartografii i Teledetekcji; 2011, 22; 311-323
2083-2214
2391-9477
Pojawia się w:
Archiwum Fotogrametrii, Kartografii i Teledetekcji
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Cyfrowy system do pomiarów przebiegów niepożądanych w odbiornikach radiokomunikacyjnych
Digital system for measurement of the unwanted signals in the communication receivers
Autorzy:
Korcz, K.
Spiralski, L.
Powiązania:
https://bibliotekanauki.pl/articles/157585.pdf
Data publikacji:
2003
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
cyfrowy system pomiarów przebiegów niepożądanych
odbiorniki radiokomunikacyjne
digital control systems
measurement of unwanted signals
communication receivers
Opis:
Zaprezentowano sposób rozwiązania funkcjonalnego cyfrowego systemu do pomiarów przebiegów niepożądanych na wyjściu odbiornika radiokomunikacyjnego. Dzięki zastosowaniu operacji rozdzielania składowej losowej i zdeterminowanej, w części programowej-komputerowej systemu, uzyskano bardzo małe błędy wyznaczonych parametrów. Omówiono zalety prezentowanego systemu pomiarowego w porównaniu z zalecanymi w odnośnych normach układami pomiarowymi. Podano wybrane wyniki pomiarów parametrów określających intensywność szumów i zakłóceń na wyjściu odbiornika, które uzyskano z zastosowaniem cyfrowego systemu pomiarowego opracowanego w Katedrze Radioelektroniki Morskiej w Akademii Morskiej w Gdyni.
The way of the functional solution of the digital system for measurement of the unwanted signals at the communication receiver output has been presented. Thanks to using the separating operation of the random and determined components by the software, the very low measurement errors of the estimated parameters have been achieved. Advantages of the presented measuring system in comparison with these recomended by the norms measuring circuits have been discussed. Chosen results of the measurement of the parameters determine intensity of the noise and the interference at the receiver output have been given.
Źródło:
Pomiary Automatyka Kontrola; 2003, R. 49, nr 1, 1; 49-52
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-15 z 64

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies