Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "binary logic" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-9 z 9
    Tytuł:
    Deconstruction. Critical Interventions for the 21st Century and Beyond
    Autorzy:
    Gunkel, David J.
    Powiązania:
    https://bibliotekanauki.pl/articles/22769993.pdf
    Data publikacji:
    2022
    Wydawca:
    Uniwersytet Kardynała Stefana Wyszyńskiego w Warszawie
    Tematy:
    binary logic
    deconstruction
    Jacques Derrida
    Georg W.F. Hegel
    philosophy
    Opis:
    This essay seeks to make a case for deconstruction as a kind of critical intervention for responding to and dealing with the opportunities and challenges of the 21st century and beyond. Toward this end, it proceeds in three steps or movements. (1) The first part will deconstruct deconstruction, deliberately employing what will be revealed as an inaccurate vernacular understanding of the term in order to extract a more precise and technical characterization of the concept. (2) The second part will investigate the constitutive elements of deconstruction, focusing attention on its two-step procedure, which has been deliberately designed to be a kind of distortion of Hegelian dialectics. (3) Finally, the third part will examine the opportunities and the challenges of the theory and practice of deconstruction indicating how and why it can be considered a critical intervention, albeit one that is not without its own potential problems and vulnerabilities.
    Źródło:
    Studia Philosophiae Christianae; 2022, 58, 2; 89-108
    0585-5470
    Pojawia się w:
    Studia Philosophiae Christianae
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Przetwornik logiki binarnej na logikę trójwartościową i czterowartościową
    Signal converter of the binary logic to ternary and quaternary logic
    Autorzy:
    Walecki, M.
    Urbańczyk, M.
    Słota, M.
    Wituła, R.
    Powiązania:
    https://bibliotekanauki.pl/articles/154484.pdf
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    modelowanie matematyczne
    logika binarna i wielowartościowa
    przetworniki logiki
    binary logic
    logic conversion
    Opis:
    Praca dotyczy modelowania przetworników logiki binarnej na logikę trójwartościową i czterowartościową. Podano przykładowe rozwiązanie zagadnienia wyznaczenia zależności opisującej stan logiczny jednego z wyjść przetwornika logiki binarnej na logikę wielowartościową (synteza układu logicznego). Analizę wykonano na platformie pakietu Mathematica. W pracy zastosowano automatyczną, programową filtrację możliwych rozwiązań na postać funkcji logicznych opisujących stan wyjścia przetworników w odniesieniu do przyjętych kryteriów wyboru. Na podstawie uzyskanych wyników w programie oraz wzoru ogólnego na stan logiczny drugiego wyjścia przetwornika przedstawiono przykładowy teoretyczny model przetwornika sygnałów logiki dwuwartościowej na trójwartościową i czterowartościową (2/3, 2/4) dla dowolnych poziomów napięciowych sygnałów logicznych. Wykonano symulacje przetworników w programie SPICE dla modeli idealnych i rzeczywistych. W modelu przetworników wykorzystano wielowejściowe napięciowe wzmacniacze operacyjne, jako układy sumujące i różnicowe.
    The paper deals with the modeling of converters of binary to ternary and quaternary logics. En exemplary solution of determining the relation describing the logical state of one of outputs of the converter of binary logics to multivalue logics has been quoted, i.e. the synthesis of a logical system. The analysis was performed on the platform of the software Mathematica. An automatic program filtration of possible solutions of logical functions was applied, describing output states of converters in compliance with the accepted criteria of the proper choice. Basing on the obtained results in this program and on the general formula concerning the logical state of the other output of the converter an exemplary theoretical model of the converter of signals of binary to ternary and quaternary logics has been presented (2/3 and 2/4) concerning any arbitrary voltage level of logical signals. Simulations of converters in the SPICE program have been performed for ideal and real models. In the model of the converters multi-input voltage amplifiers have been applied, operating as adding and subtracting signal systems.
    Źródło:
    Pomiary Automatyka Kontrola; 2012, R. 58, nr 10, 10; 857-862
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Wykorzystanie pseudo-MTBDD w dekompozycji zespołu funkcji
    Decomposition of multi-output function based on pseudo-MTBDD
    Autorzy:
    Opara, A.
    Kania, D.
    Powiązania:
    https://bibliotekanauki.pl/articles/156224.pdf
    Data publikacji:
    2008
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    binary decision diagrams (BDD)
    multi-terminal BDD (MTBDD)
    logic synthesis
    decomposition
    Opis:
    W obliczu coraz większej złożoności projektów kluczową rolę odgrywają efektywne algorytmy i struktury danych używane w procesie syntezy. W artykule przedstawiona jest koncepcja reprezentacji liści diagramów o wielu liściach (MTBDD) za pomocą diagramów BDD z wprowadzonymi dodatkowymi zmiennymi. Zabieg taki upraszcza algorytmy dekompozycji prowadzone dla odpowiednich zespołów funkcji.
    This paper presents concept of representing multi-terminal binary decision diagram (MTBDD) by BDD diagrams with added special variables. MTBDD represents a set of boolean functions and is decomposed to implement them in typical FPGA devices. Common function relation can be extracted by merging a few single functions into a group represented by MTBDD diagram. There is special approach taken to efficiently perform merging process.
    Źródło:
    Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 496-497
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Two Treatments of Definite Descriptions in Intuitionist Negative Free Logic
    Autorzy:
    Kürbis, Nils
    Powiązania:
    https://bibliotekanauki.pl/articles/750050.pdf
    Data publikacji:
    2019
    Wydawca:
    Uniwersytet Łódzki. Wydawnictwo Uniwersytetu Łódzkiego
    Tematy:
    definite descriptions
    binary quantifier
    term forming operator
    Lambert's Law
    intuitionist negative free logic
    natural deduction
    Opis:
    Sentences containing definite descriptions, expressions of the form `The F', can be formalised using a binary quantier that forms a formula out of two predicates, where ℩x[F;G] is read as `The F is G'. This is an innovation over the usual formalisation of definite descriptions with a term forming operator. The present paper compares the two approaches. After a brief overview of the system INF℩ of intuitionist negative free logic extended by such a quantier, which was presented in [4], INF℩ is first compared to a system of Tennant's and an axiomatic treatment of a term forming ℩ operator within intuitionist negative free logic. Both systems are shown to be equivalent to the subsystem of INF℩ in which the G of ℩x[F;G] is restricted to identity. INF℩ is then compared to an intuitionist version of a system of Lambert's which in addition to the term forming operator has an operator for predicate abstraction for indicating scope distinctions. The two systems will be shown to be equivalent through a translation between their respective languages. Advantages of the present approach over the alternatives are indicated in the discussion.
    Źródło:
    Bulletin of the Section of Logic; 2019, 48, 4
    0138-0680
    2449-836X
    Pojawia się w:
    Bulletin of the Section of Logic
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    FSM encoding for BDD representations
    Autorzy:
    Gosti, W.
    Villa, T.
    Saldanha, A.
    Sangiovanni-Vincentelli, A. L.
    Powiązania:
    https://bibliotekanauki.pl/articles/911255.pdf
    Data publikacji:
    2007
    Wydawca:
    Uniwersytet Zielonogórski. Oficyna Wydawnicza
    Tematy:
    binarny diagram decyzyjny
    kodowanie
    automat skończony
    synteza logiczna
    weryfikacja formalna
    binary decision diagram
    encoding
    finite state machine
    logic synthesis
    formal verification
    logic representation
    Opis:
    We address the problem of encoding the state variables of a finite state machine such that the BDD representing the next state function and the output function has the minimum number of nodes. We present an exact algorithm to solve this problem when only the present state variables are encoded. We provide results on MCNC benchmark circuits.
    Źródło:
    International Journal of Applied Mathematics and Computer Science; 2007, 17, 1; 113-128
    1641-876X
    2083-8492
    Pojawia się w:
    International Journal of Applied Mathematics and Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Wykorzystanie dwupoziomowej optymalizacji do poprawy wyników syntezy z wykorzystaniem BDD
    Enhancing logic synthesis based on two-stage BDD decomposition by using two-level optimization
    Autorzy:
    Opara, A.
    Kania, D.
    Powiązania:
    https://bibliotekanauki.pl/articles/155115.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    binarne diagramy decyzyjne (BDD)
    synteza logiczna
    CPLD
    decomposition
    technology mapping
    logic optimization
    binary decision diagrams (BDD)
    Opis:
    W artykule przedstawiona jest koncepcja syntezy ukierunkowanej na zrównoważoną optymalizację powierzchni i prędkości działania układu. Pierwszym etapem syntezy jest dekompozycja wierszowa wykorzystująca BDD, ukierunkowana na struktury PAL. Celem dekompozycji jest minimalizacja liczby bloków logicznych struktury programowalnej. Drugi etap syntezy jest ukierunkowany na optymalizację szybkości działania układu. Istotą dwupoziomowej optymalizacji jest odpowiednie wykorzystanie trójstanowych buforów wyjściowych. Uzyskane rezultaty eksperymentów dowodzą szczególnej efektywności proponowanych rozwiązań dla struktur CPLD zbudowanych z bloków typu PAL o niewielkiej liczbie iloczynów.
    This paper presents a concept of the original method of two-stage BDD-based decomposition combined with two-level PAL-oriented optimization. The aim of the proposed approach is oriented on the balanced (speed/area) optimization. The first step of the method is original PAL-oriented decomposition. The presented non-standard decomposition provides minimization of the implemented circuit area and reduction of necessary logic blocks in the programmable structure. This decomposition consists in sequential search for an input partition providing feasibility of implementation of the free block in one PAL-based logic block, containing a predefined number of product terms. In the presented algorithms the Reduced Ordered Binary Diagrams were used as an efficient representation of logic functions. The partitioning of the variables in a partition matrix is equivalent to the cut in the ROBDD diagram representing the logic function. To efficiently approximate the number of product terms in a sum of product form, the concept of path counting was developed. The second step of the proposed logic synthesis is oriented to the speed optimization. The original two-level optimization is based on utilizing tri-state buffers. The results of experiments prove that the presented approach is especially effective for CPLD structures which consist of PAL-based logic blocks containing a low number of product terms
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 864-867
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Reprezentacja przestrzeni stanów sterownika logicznego z wykorzystaniem kodowanych diagramów decyzyjnych
    Reconfigurable Logic Controller state space representation using encoded Binary Decision Diagrams
    Autorzy:
    Bubacz, P.
    Adamski, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/152669.pdf
    Data publikacji:
    2007
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    1st order nonstationary measurement system
    rekonfigurowane sterowniki logiczne
    kodowanie stanów
    synteza logiczna
    weryfikacja formalna
    Ordered Binary Decision Diagram
    Reconfugurable Logic Controller
    state encoding
    logic synthesis
    formal verification
    Opis:
    W pracy porównano znane z literatury metody zwartej reprezentacji przestrzeni stanów dla rekonfigurowanego sterownika logicznego. Przedstawiono zalety heurystycznego sposobu kodowania miejsc sieci Petriego, dzięki któremu uzyskuje się diagramy OBDD o znacznie mniejszej złożoności przydatne zarówno podczas analizy, jak i syntezy układowej algorytmu sterowania binarnego.
    In the paper some known methods for an effective representation of the state space in reconfigurable logic controller are compared. The advantages of heuristic method of Petri net place encoding, which is adapted for a compact encoding technique of Binary Decision Diagrams, are given.
    Źródło:
    Pomiary Automatyka Kontrola; 2007, R. 53, nr 5, 5; 24-26
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Synteza wielowyjściowych układów logicznych prowadząca do wykorzystania wspólnych bloków logicznych
    Multi-output logic devices synthesis utilizing common logic blocks
    Autorzy:
    Opara, A.
    Kania, D.
    Powiązania:
    https://bibliotekanauki.pl/articles/155719.pdf
    Data publikacji:
    2007
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    dekompozycja
    wielokorzeniowe binarne diagramy decyzyjne (BDD)
    synteza programowalnych układów logicznych
    decomposition
    shared binary decision diagrams (SBDD)
    programmable logic devices synthesis
    Opis:
    W artykule przedstawiona jest koncepcja wykorzystania wielokorzeniowych binarnych diagramów decyzyjnych (SBDD) oraz diagramów o wielu liściach (MTBDD) podczas dekompozycji funkcji logicznych. Funkcje te są poddawane dekompozycji, by można je było zaimplementować w typowych strukturach FPGA. W prezentowanym rozwiązaniu operowanie na wielu funkcjach pozwala na współdzielenie bloków związanych w dekompozycji Ashenhursta, a tym samym wymaga mniejszej ilości zasobów struktury programowalnej. Powyższa koncepcja została przedstawiona na przykładzie dekompozycji układu rd84.pla.
    This paper presents concept of using multi-root (shared) and multi-terminal binary decision diagrams (SBDD and MTBDD) to represent a set of boolean functions. These functions are decomposed to implement them in typical FPGA devices. Most of algorithms based on BDD operates on single function, so many common relations can not be extracted. In presented approach operating on many functions gains better utilization of programmable device's resources. As an example it is shown decomposition of rd84.pla circuit. With best author's knowledge there's no better results for this circuit published in literature.
    Źródło:
    Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 39-41
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Construction of Generalized Rademacher Functions in Terms of Ternary Logic : Solving the Problem of Visibility of Using Galois Fields for Digital Signal Processing
    Autorzy:
    Vitulyova, Elizaveta S.
    Matrassulova, Dinara K.
    Suleimenov, Ibragim E.
    Powiązania:
    https://bibliotekanauki.pl/articles/2055235.pdf
    Data publikacji:
    2022
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    digital signal processing
    non-binary Galois fields
    fourier transform
    rademacher functions
    walsh function
    multivalued logic
    visibility problem
    algebraic extensions
    ternary representation of number
    Opis:
    Generalized Rademacher functions, constructed as a sequence of elements of Galois fields are intended to find the spectral representation of signals with levels. These functions form a complete basis on the interval corresponding to -1 discrete time intervals and for passing into the classical Rademacher functions. The advantage of such spectra obtained using Galois Fields Fourier Transform is that the range of variation of the spectrum amplitudes remains the same as the range of variation of the original signal, which is modeled on discrete time functions taking values in the Galois field.
    Źródło:
    International Journal of Electronics and Telecommunications; 2022, 68, 2; 237--244
    2300-1933
    Pojawia się w:
    International Journal of Electronics and Telecommunications
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-9 z 9

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies