Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "analog circuit testing" wg kryterium: Temat


Wyświetlanie 1-3 z 3
Tytuł:
Problem tolerancji w testowaniu elektronicznych układów w pełni różnicowych
Tolerance problem in testing of fully differential electronic circuits
Autorzy:
Toczek, W.
Powiązania:
https://bibliotekanauki.pl/articles/327522.pdf
Data publikacji:
2008
Wydawca:
Polska Akademia Nauk. Polskie Towarzystwo Diagnostyki Technicznej PAN
Tematy:
układ analogowy
testowanie
układy w pełni różnicowe
model probabilistyczny testu
ocena ryzyka
analog circuit testing
fully differential circuits
probabilistic model for test
risk evaluation
Opis:
Rozrzuty tolerancyjne silnie wpływają na proces decyzyjny, oparty na testowaniu w pełni różnicowych układów elektronicznych metodą zorientowaną na uszkodzenia. Skutkiem tolerancji są napięcia rezidualne w nieuszkodzonym układzie testowanym, oraz niepewność progu komparacji w układzie testującym. W rezultacie pojawia się ryzyko błędnej diagnozy. W artykule dokonano syntezy probabilistycznego modelu odpowiedzi układu testowanego i zastosowano go, w połączeniu z uogólnionym modelem pomiaru, do oceny ryzyka błędnej decyzji diagnostycznej z punktu widzenia użytkownika i producenta układu testowanego.
Tolerance deviations strongly affect the test-based decisional process. In the fault-oriented testing of fully differential electronic circuits tolerances cause the residual voltages in the fault-free circuit under test and uncertainty of the threshold in the testing circuit. As the result, risk of taking the wrong decision appears. In the paper, a probabilistic model for responses of circuit under test is developed and applied together with a general probabilistic model of the measurement process for the consumer's and producer's risks assessment.
Źródło:
Diagnostyka; 2008, 1(45); 127-130
1641-6414
2449-5220
Pojawia się w:
Diagnostyka
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Two heuristic alghorithms for test point selection in analog circuit diagnoses
Autorzy:
Pułka, A.
Powiązania:
https://bibliotekanauki.pl/articles/221005.pdf
Data publikacji:
2011
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
analog circuit diagnosis
fault diagnosis
testing
search methods
heuristic optimization
Opis:
The paper presents a heuristic approach to the problem of analog circuit diagnosis. Different optimization techniques in the field of test point selection are discussed. Two new algorithms: SALTO and COSMO have been introduced. Both searching procedures have been implemented in a form of the expert system in PROLOG language. The proposed methodologies have been exemplified on benchmark circuits. The obtained results have been compared to the others achieved by different approaches in the field and the benefits of the proposed methodology have been emphasized. The inference engine of the heuristic algorithms has been presented and the expert system knowledge-base construction discussed.
Źródło:
Metrology and Measurement Systems; 2011, 18, 1; 115-128
0860-8229
Pojawia się w:
Metrology and Measurement Systems
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wavelet energy-based mahalanobis distance metric for testing analog and mixed-signal circuits
Autorzy:
Spyronasios, A. D.
Dimopoulos, M. G.
Hatzopoulos, A. A.
Powiązania:
https://bibliotekanauki.pl/articles/398112.pdf
Data publikacji:
2010
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
analogowy i mieszany test sygnału
test obwodu
falki
odległość Mahalanobisa
Analog and Mixed-Signal Testing
Circuit Test
wavelets
Mahalanobis distance
Opis:
In this paper a test method based on the wavelet transformation of the measured signal, be it supply current (Ips) or output voltage (Vout) waveform, is presented. In the wavelet analysis, a Mahalanobis distance test metric is introduced utilizing information from the wavelet energies of the first decomposition level of the measured signal. The tolerance limit for the good circuit is set by statistical processing data obtained from the fault-free circuit. Simulation comparative results on benchmark circuits for testing both hard faults and parametric faults are presented showing the effectiveness of the proposed testing scheme.
Źródło:
International Journal of Microelectronics and Computer Science; 2010, 1, 2; 218-224
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-3 z 3

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies