Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "Jamro, M." wg kryterium: Autor

  Lista filtrów
Wyrównaj
Wyświetlanie 1-15 z 28
Tytuł:
Running and testing the programs created in IEC 61131-3 languages
Uruchamianie i testowanie programów utworzonych w językach normy IEC 61131-3
Autorzy:
Jamro, M.
Trybus, B.
Powiązania:
https://bibliotekanauki.pl/articles/282103.pdf
Data publikacji:
2013
Wydawca:
Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie. Wydawnictwo AGH
Tematy:
IEC 61131-3
testing
debugging
unit tests
testowanie
debugowanie
testy jednostkowe
Opis:
This paper presents new features for testing and running of IEC 61131-3 POUs (Program Organization Units) which are available in the CPDev engineering environment. Testing can be done either via simulation or in on-line mode. A data sources mechanism is used to test programs running on various target platforms. There are tools for the debugging of programs created in graphical languages like FBD or LD, as well as a tool for the final commissioning. One of the newest mechanisms added to CPDev environment is the possibility of defining POU-oriented tests. Two ways of specifying unit tests for functions, function blocks or programs are available i.e. via the dedicated test definition language CPTest or using tables.
W artykule przedstawiono nowe rozszerzenia pakietu inżynierskiego CPDev umożliwiające testowanie i uruchamianie jednostek organizacyjnych oprogramowania zdefiniowanych w normie IEC 61131-3 (PN/EN 61131-3). Testowanie realizowane jest za pomocą symulacji lub w trybie on-line. Mechanizm źródeł danych umożliwia testowanie programów uruchamianych na różnych platformach docelowych. Przedstawiono narzędzia umożliwiające debugowanie programów utworzonych w językach graficznych FBD i LD oraz wykorzystywane w końcowej fazie rozruchu (commissioning). Ostatnio wprowadzono w środowisku CPDev możliwość definiowania testów zorientowanych na jednostki organizacyjne oprogramowania takie jak funkcje, bloki funkcjonalne lub programy. Takie testy jednostkowe można określać za pomocą specjalizowanego języka CPTest lub w formie tabeli.
Źródło:
Automatyka / Automatics; 2013, 17, 1; 43-52
1429-3447
2353-0952
Pojawia się w:
Automatyka / Automatics
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Configurable Operator Interface for CPDev Environment
Konfigurowalny interfejs operatorski w środowisku CPDev
Autorzy:
Jamro, M.
Trybus, B.
Powiązania:
https://bibliotekanauki.pl/articles/276763.pdf
Data publikacji:
2013
Wydawca:
Sieć Badawcza Łukasiewicz - Przemysłowy Instytut Automatyki i Pomiarów
Tematy:
panel operatorski
HMI
systemy sterowania
wizualizacja
operator interface
control systems
visualization
Opis:
The paper presents a graphical extension to the IEC 61131-3 CPDev programming environment. The extension called CPVis provides development tools and runtime components to create an operator interface for control software. CPVis editor is used to design display pages. Graphic objects are selected from libraries and represent visual controls on the display. The target operator panel runs CPVis graphics runtime to process the display configuration. Update of the display is done by reflecting changes of variable values processed by CPDev virtual machine.
W artykule przedstawiono rozszerzenie środowiska programistycznego CPDev o możliwość tworzenia graficznych interfejsów operatorskich. Rozszerzenie obejmuje narzędzia projektowe oraz oprogramowanie uruchomieniowe (runtime). Projektant interfejsu używa edytora CPVis do skomponowania ekranów wizualizacyjnych wybierając z bibliotek obiekty graficzne reprezentujące kontrolki. Na docelowym urządzeniu HMI uruchamiany jest moduł CPVis runtime, którego zadaniem jest interpretowanie danych wizualizacyjnych. Odświeżenie obiektów na ekranie graficznym odbywa się na podstawie informacji z maszyny wirtualnej CPDev, która dostarcza aktualne wartości zmiennych.
Źródło:
Pomiary Automatyka Robotyka; 2013, 17, 2; 426-431
1427-9126
Pojawia się w:
Pomiary Automatyka Robotyka
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Niektore uwarunkowania plonowania bobiku zwiazane z terminem siewu
Autorzy:
Bobrecka-Jamro, D
Palka, M.
Powiązania:
https://bibliotekanauki.pl/articles/807573.pdf
Data publikacji:
1997
Wydawca:
Szkoła Główna Gospodarstwa Wiejskiego w Warszawie. Wydawnictwo Szkoły Głównej Gospodarstwa Wiejskiego w Warszawie
Tematy:
reakcje roslin
terminy siewu
rozwoj roslin
wzrost roslin
rosliny straczkowe
uprawa roslin
warunki wilgotnosciowe
plonowanie
bobik
warunki termiczne
Opis:
W latach 1989 - 91 w Krasnem k. Rzeszowa na glebie kompleksu pszennego dobrego prowadzono badania połowę nad reakcją 3 odmian bobiku (Vicia faba L. var. minor) - Dino, Nadwiślański i Tibo (o zdeterminowanym typie wzrostu) na termin siewu. Stosowano 3 terminy siewu - co 10 dni, począwszy od możliwie najwcześniejszego w danym sezonie wegetacyjnym. Analizowano związki między plonowaniem, długotrwałością poszczególnych okresów rozwojowych (a) i sumą opadów (b), liczbą dni z opadem > 0,5 mm (c), średnią dobową temperaturą powietrza (d) oraz wartością wskaźnika hydrotermicznego Sielianinowa (e = b x 10/a x d) w następujących okresach: siew - pełnia wschodów, wschody - początek kwitnienia, kwitnienie, koniec kwitnienia - koniec wiązania strąków, koniec wiązania strąków - dojrzałość, kwitnienie i wiązanie strąków (łącznie), wegetacji. Stwierdzono, że długotrwałość poszczególnych okresów rozwojowych była dodatnio uzależniona od wielkości i częstotliwości opadów. Wielkość plonu nasion była dodatnio skorelowana z liczbą dni z opadem > 0,5 mm w okresie wegetacji bobiku (r = 0,5001) oraz ze średnią dobową temperaturą powietrza w okresie kwitnienia i wiązania strąków (r = 0,7151), a ujemnie z wartością wskaźnika Sielianinowa w okresie kwitnienia.
Field experiments on good wheat complex were conducted in 1989 - 1991 at Krasne near Rzeszów to examine the reaction of 3 cultivars of faba bean (Vicia faba L. var. minor) - Dino, Nadwiślański and Tibo (self-completing) to the sowing term. Three sowing terms were employed - every 10 days after the earliest possible date in growing season. The relationship between yield and following factors were analyzed: the length of development periods (a) and precipitation sums (b), the number of days with precipitation > 0.5 mm (c), the mean day’s air temperature (d) and value of Sielianinov’s hydro- thermic index (e = b x 10/a x d), for the following periods: from seeding to full emergence; from emergence to the beginning of flowering; flowering; from the end of flowering to the end of pod setting; from the end of pod setting to maturity, flowering and pod setting together; vegetation as the whole. It was ascertained that the length of particular development periods was positively dependent on the quantity and frequency of precipitations. The quantity of seed yield was correlated positively with the number of days with precipitation > 0.5 mm during the vegetation of faba bean (r = 0.5001) and with the mean day’s air temperature in the period of flowering and pod setting (r = 0.7151) while negatively with the value of Sielianinov’s index in flowering period.
Źródło:
Zeszyty Problemowe Postępów Nauk Rolniczych; 1997, 446; 175-179
0084-5477
Pojawia się w:
Zeszyty Problemowe Postępów Nauk Rolniczych
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wplyw terminu siewu na cechy morfologiczne bobiku ksztaltujace plon nasion
Autorzy:
Bobrecka-Jamro, D
Palka, M.
Powiązania:
https://bibliotekanauki.pl/articles/795067.pdf
Data publikacji:
1997
Wydawca:
Szkoła Główna Gospodarstwa Wiejskiego w Warszawie. Wydawnictwo Szkoły Głównej Gospodarstwa Wiejskiego w Warszawie
Tematy:
terminy siewu
rosliny straczkowe
uprawa roslin
plonowanie
cechy morfologiczne
bobik
Opis:
Celem pracy było zbadanie jaki wpływ wywiera termin siewu na cechy morfologiczne odmian bobiku: tradycyjnej - Dino i o zdeterminowanym typie wzrostu - Tibo. Badania połowę przeprowadzono w Krasnem k. Rzeszowa w latach 1989 - 1991 na glebie kompleksu pszennego dobrego. Stosowano 3 terminy siewu - możliwie najwcześniejszy w danym sezonie wegetacyjnym i opóźnione o 10 i 20 dni. Opóźnianie siewu wywoływało tendencję do obniżania się wysokości roślin, wysokości osadzenia pierwszego strąka, liczby pięter ze strąkami, liczby strąków, liczby nasion, masy nasion i masy słomy z rośliny, co prowadziło do niższego plonowania.
The studies aimed to investigate the influence of sowing date on morphological features of faba bean cultivars - Dino and Tibo (self-completing). Field experiments were conducted in Krasne near Rzeszów from 1989 to 1991 on good wheat complex. The experiments included 3 sowing terms - as early as possible in the growing season and delayed by 10 and 20 days. Delaying of sowing term showed the trend to decrease plants height, the first pod setting height, the numbers of pods, the number of nodes with pods, the number of seeds, the mass of seeds and mass of straw per plant, what led to lower yielding.
Źródło:
Zeszyty Problemowe Postępów Nauk Rolniczych; 1997, 446; 171-174
0084-5477
Pojawia się w:
Zeszyty Problemowe Postępów Nauk Rolniczych
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Realizacja operacji mnożenia o skróconej szerokości w układach FPGA
FPGA implementation of reduce-width multiplier
Autorzy:
Jamro, E.
Wielgosz, M.
Wiatr, K.
Powiązania:
https://bibliotekanauki.pl/articles/154019.pdf
Data publikacji:
2009
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
układ mnożący
układy FPGA
FPGA
fixed-width multiplier
Opis:
Pełne mnożenie dwóch argumentów n-bitowych daje rezultat o szerokości 2xn-bitów. W większości przypadków stosuje się mnożenie o skróconej szerokości gdzie np. dodatkowe n najmłodszych bitów wyniku jest odrzucane. Niniejszy artykuł prezentuje nową metodę kompensacji błędu obliczeń dla mnożenia o skróconej szerokości szczególnie wydajną w przypadku użycia układów FPGA. Podstawą proponowanej architektury jest podawanie na niewykorzystywane do tej pory wejście przeniesienia wybranych bitów argumentów wejściowych układu mnożącego.
The paper presents a novel metod of the error compensation for a reduce-width multiplier implemented in FPGAs. For a standard multiplier and the bit-width equal to n for both inputs, the output width is equal to 2?n. In order to obtain a fixed-width multiplier, the n-LSBs of the output should be truncated. Lan-Da Van et. al. [1, 2] presented the error compensation method appropriate for ASIC, however, this method cannot be directly employed in FPGAs due to relatively high hardware resources and a different multiplier structure (compare Fig. 1 and Fig. 2). The main idea of the proposed error compensation method is to feed carry input directly with the selected bits of the multiplier input (see Fig. 4). The implementation results shown in Fig. 5 confirm the significant reduction of the truncation error, especially for the mean error which is close to zero. It should be noted that the error compensation circuit employs the normally unused carry-in input, therefore no additional FPGA resources are required by the proposed method.
Źródło:
Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 669-671
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Akceleracja obliczeń zmiennoprzecinkowych na platformie RASC
Accelerating calculations on the RASC platform
Autorzy:
Wielgosz, M.
Jamro, E.
Wiatr, K.
Powiązania:
https://bibliotekanauki.pl/articles/154331.pdf
Data publikacji:
2009
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
akceleracja sprzętowa
komputery dużej mocy (HPC)
FPGA
obliczenia zmiennoprzecinkowe
funkcja exp()
HPRC (High Performance Reconfigurable Computing)
elementary functions
exponential function
Opis:
W artykule zostały zaprezentowane wyniki testów przeprowadzonych w celu określenia maksymalnej szybkości wykonywania operacji zmiennoprzecinkowych na platformie rekonfigurowanej RASC. Zaimplementowano różne dostępne tryby konfiguracji jednostki Host oraz RASC w celu wyłonienia najbardziej efektywnego pod względem wydajności trybu pracy jednostki obliczeniowej. Uzyskane wyniki pomiarów ujawniały, że kombinacja Direct I/O oraz DMA zapewnia najwyższą przepustowość pomiędzy węzłami Host i RASC. Niemniej jednak dla niektórych aplikacji tryb multi-buffering może okazać się bardziej odpowiedni, ze względu na możliwość jednoczesnego przesyłania danych i wykonywania operacji. Funkcja exp() w standardzie zmiennoprzecinkowym o podwójnej precyzji została wykorzystana jako przykładowa aplikacja, która pozwoliła oszacowanie możliwej do uzyskania akceleracji obliczeń na platformie RASC.
This paper presents results of the tests performed to determine high speed calculations capabilities of the SGI RASC platform. Different data transfer modes and memory management approaches were examined to choose the most effective combination of the Host and RASC memory adjustments. That work may be regarded as a case study of the contemporary FPGA -based accelerator which, however, can characterize the whole branch of the devices. The paper is strongly focused on the floating point calculations potential of the FPGA accelerator. The RASC algorithm execution procedure, from the processor perspective, is composed of several functions which reserve resources, queue commands and perform other preparation steps. It is noteworthy (Fig. 3) that the time consumed by the functions remains roughly the same, independent of the algorithm being executed. The resource reservation procedure, once conducted, allows many executions of the algorithm -that amounts to huge time savings, since the procedure takes approximately 7.5 ms, which is roughly 99 % of the overall execution time of the algorithm. Rasclib algorithm commit and rasclib algorithm wait calls are considered to be the key (Fig. 3) part of the RASC software execution routine. The first one activates the FPGA between these two commands is the transfer and algorithm execution time. All curves (Fig. 4) reflect overall processing time of the same amount of data, but differ in size of the single data chunk which varies from 1024x64 bit = 8 kB to 1048576x64 bit = 8 MB. It has been observed that for the bigger chunk much better results are achieved in terms of the effective execution time. However, above 1 MB a decrease of the effective execution time seems to indicate saturation, therefore sending data in bigger portions may not improve the performance of the system so much. The most effective execution time of single exp() function for SRAM buffering mode is 12 ns, so 9,5 ns is transport overhead due to bus delays. The theoretical calculation time of single exp() function (data transfer is not taken into account) is 2,5 ns because two exp() are implemented on the RASC and clocked at 200 Mhz. The obtained measurement results show that Direct I/O mode together with DMA transfer provides the highest data throughput between the Host and RASC slice. Nevertheless, for some application multi-buffering can appear to be more suitable in terms of concurrent data transfer capabilities and FPGA algorithm execution. As a hardware acceleration example, there is considered an exponential function which allows estimating maximum achievable data processing speed.
Źródło:
Pomiary Automatyka Kontrola; 2009, R. 55, nr 7, 7; 485-487
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Moduł obliczający funkcję eksponenty implementowanej w układach FPGA
FPGA Implementation of Exponent Function
Autorzy:
Wielgosz, M.
Jamro, E.
Wiatr, K.
Powiązania:
https://bibliotekanauki.pl/articles/155683.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
HPC
exp()
FPGA
Opis:
Niniejszy artykuł prezentuje implementację operacji obliczania eksponenty o podwójnej precyzji obliczeń w układach FPGA. Zaproponowano metodę tablicowo - aproksymacyjną, dla której wykorzystano 3 niezależne tablice 512x64-bity do obliczenia 27 najstarszych bitów mantysy oraz aproksy-macje wielomianową ex"1+x dla pozostałych bitów mantysy. Wyniki implementacji pokazują że proponowany moduł zajmuje około 7.5% układu Virtex-4 LX200.
This paper presents FPGA implementation of exponent operation in double precision format. A mixture of Look-Up Table (LUT) and approximation methods was employed. Twenty seven most significant bits of input mantissa are calculated employing 3 independent LUTs, the rest input bits are calculated by approximation: ex"1+x. Implementation results in roughly 7.5% occupation of Virtex-4 LX-200.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 27-29
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Optymalizacja sprzętowej architektury kompresji danych metodą słownikową
FPGA implementation of Deflate standard data decompression
Autorzy:
Gwiazdoń, M.
Jamro, E.
Wiatr, K.
Powiązania:
https://bibliotekanauki.pl/articles/152652.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
kompresja danych
FPGA
kodowanie Huffmana
data compression
Deflate
LZ77
Opis:
Niniejszy artykuł opisuje nową architekturę sprzętową kompresji słownikowej, np. LZ77, LZSS czy też Deflate. Zaproponowana architektura oparta jest na funkcji haszującej. Poprzednie publikacje były oparte na sekwencyjnym odczycie adresu wskazywanego przez pamięć hasz, niniejszy artykuł opisuje układ, w którym możliwe jest równoległe odczytywanie tego adresu z wielu pamięci hasz, w konsekwencji możliwa jest kompresja słownikowa z szybkością na poziomie 1B ciągu wejściowego na takt zegara. Duża szybkość kompresji jest okupiona nieznacznym spadkiem stopnia kompresji.
This paper describes a novel parallel architecture for hardware (ASIC or FPGA) implementation of dictionary compressor, e.g. LZ77 [1], LZSS [2] or Deflate [4]. The proposed architecture allows for very fast compression – 1B of input data per clock cycle. A standard compression architecture [8, 9] is based on sequential hash address reading (see Fig. 2) and requires M clock cycles per 1B of input data, where M is the number of candidates for string matching, i.e. hashes look ups (M varies for different input data). In this paper every hash address is looked up in parallel (see Fig. 3). The drawback of the presented method is that the number of M is defined (limited), therefore the compression ratio is slightly degraded (see Fig. 4). To improve compression ratio, a different sting length may be searched independently, i.e. not only 3B, but also 4B, … N B hashes (see results in Fig. 5, 6). Every hash memory (M(N-2)) usually requires a direct look-up in the dictionary to eliminate hash false positive cases or to check whether a larger length sting was found. In order to reduce the number of dictionary reads, an additional pre-elimination algorithm is proposed, thus the number of dictionary reads does not increase rapidly with growing N (see Fig. 7).
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 8, 8; 827-829
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Implementacja w układach FPGA operacji eksponenty dla liczb w standardzie IEEE-754 o podwójnej precyzji
FPGA Implementation of Exponent Function for Double Precision IEEE-754 Standard
Autorzy:
Wielgosz, M.
Jamro, E.
Wiatr, K.
Powiązania:
https://bibliotekanauki.pl/articles/152817.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
obliczanie funkcji elementarnych
przyspieszanie obliczeń, układy programowalne
elementary functions computations
computing acceleration
programmable devices
Opis:
W artykule przedstawiono implementację operacji obliczania eksponenty o podwójnej precyzji obliczeń w układach FPGA. Zaproponowano metodę tablicowo - aproksymacyjną, dla której wykorzystano 3 niezależne tablice 512´64-bity do obliczenia 27 najstarszych bitów mantysy oraz aproksymacje wielomianową ex"1+x dla pozostałych bitów mantysy. Wyniki implementacji pokazują że proponowany moduł zajmuje około 7.5% układu Virtex-4 LX200.
This paper presents FPGA implementation of exponent operation in double precision format. A mixture of Look-Up Table (LUT) and approximation methods was employed. Twenty seven most significant bits of input mantissa are calculated employing 3 independent LUTs, the rest input bits are calculated by approximation: ex"1+x. Implementation results in roughly 7.5% occupation of Virtex-4 LX-200.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 5, 5; 126-128
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Reakcja rzepaku ozimego na zróżnicowaną ilość wysiewu nasion w rejonie podkarpackim
Reaction of winter rapeseed to varied number of sown seeds in Podkarpacie area
Autorzy:
Jarecki, W.
Bobrecka-Jamro, D.
Noworol, M.
Powiązania:
https://bibliotekanauki.pl/articles/833756.pdf
Data publikacji:
2013
Wydawca:
Instytut Hodowli i Aklimatyzacji Roślin
Tematy:
rzepak ozimy
reakcje roslin
nasiona
plony
wydajnosc tluszczu
zawartosc tluszczu
bialko ogolne
odmiany roslin
odmiany mieszancowe
zroznicowanie odmianowe
ilosc wysiewu
region podkarpacki
winter rape
plant response
seed
yield
fat productivity
fat content
total protein
plant cultivar
hybrid cultivar
cultivar variability
Podkarpacie region
Opis:
W latach 2009/10–2011/12 przeprowadzono ścisłe dwuczynnikowe doświadczenie polowe, którego celem było określenie reakcji mieszańcowych odmian rzepaku ozimego na zróżnicowaną ilość wysiewu nasion, tj. 40 oraz 60 szt.·mˉ². Liczba roślin przed zimowym zahamowaniem wegetacji była zbliżona do zakładanej, a ubytki roślin po zimie wyniosły średnio 14%. W okresie wegetacji istotnie więcej roślin zanikło na obiekcie z gęstszym wysiewem nasion w porównaniu do rzadszego. Plon nasion wyniósł średnio 3,7 t·haˉ¹ dla normy wysiewu 40 szt.·m-2 i 4,3 t·haˉ¹ dla normy 60 szt.·mˉ². Różnicę tę potwierdzono statystycznie. Spośród składowych plonu jedynie liczba łuszczyn na roślinie była istotnie zróżnicowana w wyniku zmiennej normy wysiewu. Liczba nasion w łuszczynie i MTN nie podlegały istotnemu zróżnicowaniu. Zastosowanie wyższej normy wysiewu powodowało wzrost zawartości tłuszczu surowego i zmniejszenie białka ogólnego w nasionach. Uzyskane różnice mieściły się jednak w granicy błędu statystycznego. Na obiekcie z większym zagęszczeniem łanu odnotowano istotny wzrost wydajności tłuszczu z ha. Badane odmiany nie różniły się istotnie składowymi plonu. Odmiana Primus F1 przewyższała istotnie odmianę Visby F1 zawartością tłuszczu w nasionach.
In years 2009/10–2011/12 strict field research was conducted whose goal was to determine the reaction of mixed varieties of winter rapeseed to varied amount of sown seeds, i.e. 40 pieces on sqm and 60 pieces on sqm. The number of plants before winter vegetation pause was almost the same as expected and plant loss after winter amounted to c.a. 14%. During the vegetation period considerably more plants disappeared on the area where seeds were sown denser in comparison to the area with rare sowing. The seed crop amounted on average to 3.7 t·haˉ¹ and 4.3 t·haˉ¹ , respectively, after using the standard of 40 pieces/sqm and 60 pieces/sqm and the difference was statistically proven. Among the elements of crop structure only the number of pods was considerably modified by the varied amount of sown seeds. The number of seeds in a pod and the mass of thousand seeds were not considerably changed. After using a higher sowing standard the content of raw fat in seeds increased and the amount of general albumen dropped. The obtained differences fell on the verge of statistical significance. On the area with denser sowing considerable increase of fat efficiency / ha was noticed. The examined varieties did not differ considerably as far as the examined features were concerned. Only Primus F1 variety exceeded considerably Visby F1 variety as far as the fat content was concerned. The goal of the research was to specify the influence of varied amount of sown seeds on quantity and quality of winter rape crop varieties Primus F1 and Visby F1.
Źródło:
Rośliny Oleiste - Oilseed Crops; 2013, 34, 1
1233-8273
Pojawia się w:
Rośliny Oleiste - Oilseed Crops
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Reakcja ozimych odmian lnianki siewnej (Camelina sativa (L.) Crantz) na zróżnicowane nawożenie azotem
Response of winter varieties of camelina (Camelina sativa (L.) Crantz) to varied nitrogen fertilization
Autorzy:
Czarnik, M.
Jarecki, W.
Bobrecka-Jamro, D.
Powiązania:
https://bibliotekanauki.pl/articles/35338.pdf
Data publikacji:
2016
Wydawca:
Polska Akademia Nauk. Instytut Agrofizyki PAN
Tematy:
lnicznik siewny
Camelina sativa
odmiany ozime
plony
struktura plonu
nasiona
sklad chemiczny
nawozenie azotem
false flax
winter cultivar
yield
yield structure
seed
chemical composition
nitrogen fertilization
Opis:
Ścisłe dwuczynnikowe doświadczenie polowe przeprowadzono w latach 2012/2013-2014/2015 w Stacji Doświadczalnej Oceny Odmian w Przecławiu w układzie losowanych podbloków. Obiektami pierwszego czynnika były dawki azotu (50, 100 i 150 kg·haˉ¹), a drugiego ozime odmiany lnianki siewnej (Maczuga, Luna, Przybrodzka). Doświadczenie założono na madzie wytworzonej z pyłu ilastego. Gleba ta jest zaliczona do kompleksu pszennego dobrego, klasy bonitacyjnej IIIa. Najwyższa dawka azotu (150 kg·haˉ¹) wpłynęła istotnie na zwiększenie wysokości roślin oraz stopień ich wylegania, ponadto przyczyniła się do zwiększenia zawartość białka ogólnego w nasionach i zmniejszenia zawartości tłuszczu surowego w porównaniu do obiektu z dawką 50 N kg·haˉ¹. Zastosowanie azotu w dawkach 100 lub 150 kg·haˉ¹ skutkowało istotnym zwiększeniem liczby łuszczynek na roślinie, nasion w łuszczynce, wskaźnika zieloności liścia (SPAD) oraz plonu nasion i tłuszczu. Odmiana Luna odznaczyła się większą obsadą roślin przed zbiorem w porównaniu do odmiany Przybrodzka oraz wyższymi roślinami w odniesieniu do odmiany Maczuga. Odmiana Luna charakteryzowała się najwyższym wskaźnikiem powierzchni liści (LAI) oraz stopniem wylegania. Odmiana Maczuga w porównaniu do Luna miała istotnie większe wartości cech, takich jak: liczba rozgałęzień pierwszego rzędu, liczba łuszczynek na roślinie, liczba nasion w łuszczynce, wskaźnik SPAD, plon tłuszczu oraz zawartość białka ogólnego w nasionach.
The field research was carried out in the Experimental Station of Variety Examination in Przecław in the seasons of 2012/2013-2014/2015. The first examined factor was nitrogen doses (50, 100 and 150 kg·haˉ¹) and the second was winter varieties of camelina (Maczuga, Luna, Przybrodzka). The experiment was established on alluvial soils developed from silt loam. The soil was classified in valuation class IIIa of the good wheat complex. The highest dose of nitrogen (150 kg·haˉ¹) caused a significant increase of plant height and of the degree of plant lodging, and additionally an increase in the seeds total protein content and a decrease in the level of crude fat in comparison to the treatment with the dose of 50 N kg·haˉ¹ . The use of nitrogen in doses of 100 or 150 kg haˉ¹ resulted in a significant increase in the number of silicles per plant, number of seeds per silicle, SPAD index value, and seed and oil yield. The variety Luna was characterised by higher plant density before harvest compared to the variety Przybrodzka, as well as taller plants in relation to the variety Maczuga. Variety Luna were characterised by the highest values of LAI and degree of lodging. The variety Maczuga, compared to Luna, had significantly higher performance characteristics such as the number of branches per plant, number of silicles per plant, number of seeds per silicle, SPAD index, oil yield and total protein content in seeds.
Źródło:
Acta Agrophysica; 2016, 23, 4
1234-4125
Pojawia się w:
Acta Agrophysica
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Yield of winter oilseed rape cultivars depending on intensity of cultivation practices
Plonowanie odmian rzepaku ozimego w zależności od intensywności agrotechniki
Autorzy:
Jarecki, W.
Bobrecka-Jamro, D.
Noworol, M.
Powiązania:
https://bibliotekanauki.pl/articles/46868.pdf
Data publikacji:
2013
Wydawca:
Politechnika Bydgoska im. Jana i Jędrzeja Śniadeckich. Wydawnictwo PB
Opis:
In the seasons 2008/2009-2010/2011 a strict field experiment was conducted aiming at the estimation of response of winter oilseed rape hybrid cultivars to different cultivation intensity. It was found that a higher level of cultivation technology in comparison with the lower affected a significant increase in the seed yield by 0.5 Mg·ha-1, i.e. 11.9%. This resulted from a significant increase in the number of pods per plant and thousand seed weight. Plant density before harvest per 1 m2 and the number of seeds per pod showed only an upward tendency. Higher level of cultivation technology did not modify significantly the content of protein and fat in seeds. However, fat yield per 1 ha was significantly diversified. The cultivar Exotic F1 was characterized by significantly higher parameters of such features as: overwintering, the number of seeds per pod and TSW. The cultivar Visby F1 in turn was characterized by a significantly higher number of pods per plant and a higher fat yield.
W sezonach 2008/2009-2010/2011 przeprowadzono ścisłe doświadczenie polowe, którego celem było określenie reakcji odmian mieszańcowych rzepaku ozimego na zróżnicowaną intensywność uprawy. Stwierdzono, że wyższy poziom agrotechniki w stosunku do niższego wpłynął na istotny wzrost plonu nasion o 0,5 Mg·ha-1, tj. 11,9%. Było to wynikiem istotnego wzrostu liczby łuszczyn na roślinie i masy tysiąca nasion. Obsada roślin przed zbiorem na 1 m2 i liczba nasion w łuszczynie wykazały tylko tendencję wzrostową. Wyższy poziom agrotechniki nie modyfikował istotnie zawartości białka i tłuszczu w nasionach. Plon tłuszczu z 1 ha był jednak istotnie zróżnicowany. Odmiana Exotic F1 odznaczyła się istotnie wyższymi parametrami takich cech, jak: przezimowanie, liczba nasion w łuszczynie i MTN. Z kolei odmiana Visby F1 charakteryzowała się istotnie większą liczbą łuszczyn na roślinie i wyższym plonem tłuszczu.
Źródło:
Acta Scientiarum Polonorum. Agricultura; 2013, 12, 1
1644-0625
Pojawia się w:
Acta Scientiarum Polonorum. Agricultura
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Moduł wydajnego przetwarzania sygnałów dedykowany dla systemu wbudowanego opartego na układzie FPGA
Dedicated module for digital signal processing and FPGA-based embedded system
Autorzy:
Jamro, E.
Wielgosz, M.
Cioch, W.
Bieniasz, S.
Powiązania:
https://bibliotekanauki.pl/articles/156517.pdf
Data publikacji:
2012
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
FPGA
systemy wbudowane
Procedura Liniowej Decymacji (PLD)
embedded systems
Procedure of Linear Decimation (PLD)
Opis:
W niniejszym artykule opisano dedykowany moduł akceleracji obliczeń filtracji FIR (filtrów o skończonej odpowiedzi impulsowej) o nazwie xsp_calc. Moduł ten jest kompatybilny ze środowiskiem EDK (Embedded Development Kit) firmy Xilinx oraz magistralą PLB (Processor Local Bus). Na magistrali PLB niniejszy moduł jest urządzeniem typu master, oraz może wykonywać 8 operacji MACs (dodaj i akumuluj) na takt zegara. Dodatkowo moduł ten może obliczać wartość maksymalną, minimalną, średnią oraz skuteczną sygnału.
In this paper a dedicated module compatible with PLB (Processor Local Bus) and EDK (Embeddded Development Kit) provided by Xilinx is described. This module accelerates FIR (Finite Impulse Response) operations as well as average value and RMS (Root Mean Square) calculations. This module was employed in Programmable Unit for Diagnostics (PUD) [4, 5] and for Procedure of Linear Decimation (PLD) [6, 7]. For PLD the decimation ratio depends on the rotary machinery angular speed, and thus number of FIR filter nodes changes from 20 to 2000. Consequently, no standard FIR filter architecture for FPGA can be efficiently employed. Furthermore, the dedicated module presented in Fig. 2 was designed. This module is a master on PLB bus therefore it can perform input/output data transfer independently of the processor MicroBlaze. The processor just initialize calculation process by writing proper data to the selected control registers. This module can perform up to 8 MACs (Multiply and Acumulate) operations per clock cycle, sufficiently for the presented system and comparable with the computation power of a DSP (Digital Signal Processor). The implementation results presented in Tab. 1 illustrate that the presented module requires roughly twice the resources of the MicroBlaze and can speed up FIR calculation process roughly 20 times in comparison to the MicroBlaze.
Źródło:
Pomiary Automatyka Kontrola; 2012, R. 58, nr 7, 7; 629-631
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
A custom co-processor for the discovery of low autocorrelation binary sequences
Autorzy:
Russek, P.
Karwatowski, M.
Jamro, E.
Wiatr, K.
Powiązania:
https://bibliotekanauki.pl/articles/114571.pdf
Data publikacji:
2016
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
LABS
SDLS algorithm
custom processors
HLS
FPGA
Opis:
We present a custom processor that was designed to enhance algorithms of finding Low Autocorrelation Binary Sequences (LABS). Finding LABS is very computationally exhaustive, but no custom computing solutions have been reported in the literature so far. A computational kernel which allowed creating an effective single-purpose processor was determined and an appropriate architecture was proposed. The selected elements of the architecture were coded in High-Level Synthesis (HLS) language to speed up the design process. Afterwards, the processor was verified and tested in Xilinx’s Virtex7 FPGA. At the beginning of the paper, we briefly present the finding LABS problem and its importance. Later, we deliver the algorithm, its custom processor structure, and implementation results in terms of the processor performance, size and power.
Źródło:
Measurement Automation Monitoring; 2016, 62, 5; 154-156
2450-2855
Pojawia się w:
Measurement Automation Monitoring
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zmodyfikowane mnożenie o stałej szerokości bitowej
Improved fixed-width multiplier
Autorzy:
Jamro, E.
Wielgosz, M.
Russek, P.
Wiatr, K.
Powiązania:
https://bibliotekanauki.pl/articles/158107.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
arytmetyka komputerowa
filtry cyfrowe
układ mnożący
computer arithmetic
digital filters
multiplier
Opis:
Niniejszy artykuł prezentuje nową metodę kompensacji błędu odcięcia dla mnożenia o stałej szerokości bitowej czyli takiej, dla której szerokość bitowa argumentów wejściowych jest taka sama jak wyjścia. Niektóre poprzednie publikacje były oparte na błędnych założeniach, dlatego zadaniem tej publikacji jest wykazanie wspomnianych błędów oraz zaprezentowanie nowej architektury, dla której błąd średni dąży do zera.
Multiplication is usually implemented in hardware as a full bit-width parallel multiplier, i.e., input bit-widths add up to make up the output bit-width. Nevertheless, in most real-world cases, the input bit-width n is the same as the output bit-width. Therefore, in order to reduce a multiplier area, the n LSBs columns of the multiplier are truncated during the multiplication process (see Fig. 1). This introduces a truncation error which can be reduced by an error compensation circuit. The truncation errors presented in the previous papers, e.g. [3, 6, 7], are based on the false assumption; during truncation error calculation it is sufficient to consider only the combination of each partial input bit products aibj. instead of ever input bits ai and bj (see Fig. 2 and Tab. 1). Therefore a proper fixed-width multiplier structure should be introduced (the old one should be redesigned). This paper focuses on optimizing the mean error (ME) of the truncated multiplier. As a result, a novel Improved Variable error Compensation Truncated Multiplier (IVCTM) is proposed which in comparison to [2], reduces the number of AND gates by 1 in the error compensation circuit (see Fig. 3). For the IVCTM, a mean error is significantly lower than for previously published counterparts. The structure of the IVCTM is simplified in comparison to the previously published truncated multiplier [2], therefore it occupies less silicon area.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 10, 10; 1133-1136
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-15 z 28

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies