Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Tytuł pozycji:

Petri net models of discrete event systems and state sequence generation for closed loop plant-controller system

Tytuł:
Petri net models of discrete event systems and state sequence generation for closed loop plant-controller system
Modele systemów zdarzeń dyskretnych skonstruowane w oparciu o sieci petriego i generacja sekwencji stanów zamkniętego systemu obiekt-sterownik
Autorzy:
Zech, W.
Puchałka, T.
Powiązania:
https://bibliotekanauki.pl/articles/389830.pdf
Data publikacji:
2011
Wydawca:
Politechnika Bydgoska im. Jana i Jędrzeja Śniadeckich. Wydawnictwo PB
Tematy:
system zdarzeń dyskretnych
sieci Petriego
programowalne sterowniki sekwencyjne
diagramy drabinkowe
DES
Petri nets
PLC
ladder diagram
Źródło:
Zeszyty Naukowe. Telekomunikacja i Elektronika / Uniwersytet Technologiczno-Przyrodniczy w Bydgoszczy; 2011, 15; 19-35
1899-0088
Język:
angielski
Prawa:
Wszystkie prawa zastrzeżone. Swoboda użytkownika ograniczona do ustawowego zakresu dozwolonego użytku
Dostawca treści:
Biblioteka Nauki
Artykuł
  Przejdź do źródła  Link otwiera się w nowym oknie
In this paper there has been provided a ladder diagram formal model as LD-P/T-system. Closed loop system which consists of the LD-controller model and the controlled object model is constructed. We propose an algorithm to construct a state-transition diagram of the system. A fault is detected when an unpredicted state is generated. Additional benefits from such an approach results in the fact that an abstraction of the transition diagram of this controller is possible, which can be used for LD-VHDL transformation into FPGA implementation.

W artykule przedstawiono formalny model diagramu drabinkowego (LD) jako LD-P/T-system. Skonstruowano model zamkniętej pętli sprzężenia między sterownikiem (LD) i sterowanym obiektem. Przedstawiono algorytm generacji diagramu przejść między stanami takiego systemu. Możliwa jest detekcja uszkodzenia, gdy wygenerowany zostanie nieprzewidziany stan. Dodatkowa korzyść z takiego podejścia wynika z faktu, że możliwa jest konstrukcje diagramu przejść samego sterownika, co może być wykorzystane do transformacji diagramów drabinkowych na model dający się opisać w języku VHDL i implementować w FPGA.

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies