Synteza metodą Grafpol procedur współbieżnych w których realizacja kroków jest sygnalizowana warunkami logicznymi i czasowymi

W pracy zaprezentowano zastosowanie metody Grafpol do syntezy współbieżnych algorytmów sterowania w których realizacja kroków jest sygnalizowana warunkami logicznymi i czasowymi. Opracowane zasady stanowią uproszczenie metody transformacji sieci (MTS) programowania procesów produkcyjnych w zakresie realizacji pamięci. Dzięki temu czas syntezy równania schematowego, w porównaniu z metodą MTS, uległ znacznemu skróceniu. Projektowane równanie schematowe stanowi podstawę do zapisu programu użytkowego, sterownika PLC, za pomocą dowolnego języka zdefiniowanego w normie PN-EN 61131-3.

The paper presents a method for the synthesis of concurrent control algorithms in which control steps execution is indicated by logic and time therms. The developed principles simplify the network transformation method (MTS) of programming production processes in the scope of the memory realisation. Thanks to this, time for synthesising the schematic equation can be significantly reduced in comparision to the MTS method. The designed schematic equation makes a ground for writing an application program of a PLC using any language defined in standard PN- EN 61131-3:2004-Programmable controllers- Part 3: Programming languages.