Testing schemes for systems based on FPGA processor cores

Many systems implemented in FPGAs are based on embedded processor cores (the so called soft cores). Testing such systems is a challenging task due to possible faults in functional blocks, configuration memory and relevant circuitry. The paper deals with software-based self-test schemes taking into account an important requirement on test memory and time overheads. Special attention is paid to configuration faults caused by SEUs (single event upsets). The effectiveness of the proposed method has been verified in fault injection experiments.

W systemach wbudowanych realizowanych na bazie struktur FPGA coraz częściej wykorzystuje się skonfigurowane rdzenie procesorów. Testowanie takich systemów jest dość dużym wyzwaniem ze względu na dość szeroką klasę możliwych błędów w blokach funkcjonalnych, pamięci konfiguracyjnej i związanej z nią logiką. W pracy przedstawiono koncepcje testowania programowego rdzeni procesorów (podejście funkcjonalne, strukturalne, pseudo przypadkowe i aplikacyjne). Szczególna uwagę poświęcono błędom pamięci konfiguracji wynikającym z błędów przemijających, których źródłem jest promieniowanie kosmiczne, szczątkowe promieniowanie użytych materiałów w systemie, czy tez zakłócenia elektryczne. Dokładniej omówiono koncepcje testów złożonych z sekwencji instrukcji, w których wyniki są jednocześnie argumentami wejściowymi dla kolejnych sekwencji (tzw. sekwencje bijektywne). Rozpatrzono problem optymalizacji takich testów biorąc pod uwagę narzut pamięci i czasowy testu oraz pokrycie błędów. Efektywność testów została zweryfikowana w eksperymentach z symulacją błędów. Podane przykłady dotyczą rdzenia procesora 8 bitowego PicoBlaze. Przedstawiona metodyka może być rozszerzona na inne procesory.